Ingénieur Développement FPGA et Traitement du Signal – H/F

Lieu : Gennevilliers, France## **Construisons ensemble un avenir de confiance**Thales est un leader mondial des hautes technologies spécialisé dans trois secteurs d’activité : Défense & Sécurité, Aéronautique & Spatial, et Cyber & Digital. Il développe des produits et solutions qui contribuent à un monde plus sûr, plus respectueux de l’environnement et plus inclusif. Le Groupe investit près de 4 milliards d’euros par an en Recherche & Développement, notamment dans des domaines clés de l’innovation tels que l’IA, la cybersécurité, le quantique, les technologies du cloud et la 6G. Thales compte près de 81 000 collaborateurs dans 68 pays. ## **Nos engagements, vos avantages*** Une réussite portée par notre excellence technologique, votre expérience et notre ambition partagée* Un package de rémunération attractif* Un développement des compétences en continu : parcours de formation, académies et communautés internes* Un environnement inclusif, bienveillant et respectant l’équilibre des collaborateurs* Un engagement sociétal et environnemental reconnu## **Votre quotidien**## Le Campus de Gennevilliers est le cœur des activités de conception, de développement et de soutien des grands systèmes de défense : radiocommunications, réseaux et systèmes d’infrastructure résilients, communications par satellite, combat collaboratif et cybersécurité. Situé au nord de Paris, il est rapidement accessible en transports en commun.Au sein du Département Numérique Temps Réel (DTR), vous intégrez le service System On Chip (SOC) situé à Gennevilliers, qui assure le développement de FPGA pour les produits de communication satellitaires et radio aéro. Les activités du service se concentrent sur les algorithmes de traitement du signal et leur implémentation, le pilotage de la radio ainsi que les interfaces réseau associées.Dans le cadre de notre développement, nous recherchons un(e) \*\*Ingénieur Développement FPGA et Traitement du Signal (F/H).Poste basé à Gennevilliers (92)Ce poste est ouvert aux ingénieurs avec expérience. Les compétences clés sont les suivantes : - Conception numérique FPGA en VHDL. - Bonne connaissance de la théorie du traitement du signal et des architectures associées. - Maîtrise des outils de conception des principaux fournisseurs FPGA (XILINX, ALTERA, LATTICE et/ou MICROSEMI).Les compétences suivantes constituent un plus : - Connaissance et mise en œuvre de blocs IP de traitement du signal (DDC, DUC, FFT, FEC, etc.). - Connaissance et pratique des outils de conception algorithmique et de synthèse de haut niveau (CatapultC, Vivado-HLS, Matlab, C/C++). - Mise en œuvre de processeurs embarqués (« soft-core » ou « hard-core »).CE QUE NOUS POUVONS ACCOMPLIR ENSEMBLEAu sein du service SOC et sous la responsabilité du chef de projet, vous participez au développement de FPGA haute densité, de la spécification à la vérification sur carte, en intégrant les contraintes spécifiques aux domaines d’application.Intégré(e) à l’équipe FPGA, vous contribuerez à la définition de la solution globale, notamment par une interaction étroite avec les équipes en charge du développement et de la modélisation des algorithmes de traitement du signal ciblant une implémentation sur plateforme numérique.Dans le cadre des actions d’amélioration de la compétitivité du laboratoire, vous serez amené(e) à : - Évaluer et mettre en œuvre des solutions techniques et technologiques innovantes et stratégiques. - Participer aux activités de capitalisation de l’ensemble des FPGA développés. - Contribuer aux revues de pairs et à la veille technologique dans le domaine.MOT DU MANAGER :« Si tu souhaites t’accomplir dans un environnement dynamique et collaboratif, avec un haut niveau d’expertise en FPGA, rejoins mon équipe » DavidThales, entreprise Handi-Engagée, reconnait tous les talents. La diversité est notre meilleur atout. Postulez et rejoignez nous Le poste pouvant nécessiter d'accéder à des informations relevant du secret de la défense nationale, la personne retenue fera l'objet d'une procédure d’habilitation, conformément aux dispositions des articles R.2311-1 et suivants du Code de la défense et de l’IGI 1300 SGDSN/PSE du 09 août 2021.
#J-18808-Ljbffr