Senior Hardware Verification Engineer

Overview Senior Hardware Verification Engineer H/FLocation: Sophia Antipolis, France Arteris connecte l’innovation. Notre technologie aide les entreprises les plus visionnaires au monde — des startups aux leaders du Fortune 500 — à concevoir des semi-conducteurs plus intelligents et plus performants, notamment des SoC et des chiplets. De la voiture que vous conduisez à l’IA dans le cloud, Arteris connecte les technologies innovantes qui façonnent le monde de demain. Votre rôle en tant que Senior Hardware Verification Engineer chez Arteris: Rejoignez notre équipe d’ingénierie et contribuez à la vérification de solutions matérielles de pointe dans le domaine des semi-conducteurs, en particulier les IP Network-on-Chip (NoC) hautement paramétrables d’Arteris. Responsibilities Définir, documenter, développer et exécuter des environnements de vérification RTL et des plans de tests/couverture pour des IP hautement paramétrables Développer des bancs de test et des infrastructures de vérification en Python et C++, compatibles avec les principaux simulateurs RTL (Cadence, Synopsys, etc.) Implémenter et maintenir les composants de vérification tels que BFMs, moniteurs et checkers Maintenir et améliorer les flux de vérification existants, les métriques de couverture et le niveau d’automatisation Collaborer étroitement avec les équipes de conception RTL et d’architecture afin d’identifier et de résoudre les problématiques de vérification Qualifications Required Qualifications Minimum 4 ans d’expérience industrielle en tant qu’ingénieur de vérification matérielle Solide compréhension de la conception matérielle RTL Maîtrise des langages et environnements de vérification : VHDL, Verilog, SystemVerilog, SystemC, C++, Python Forte expérience dans l’utilisation et le développement de méthodologies et d’infrastructures de vérification (UVM, VIPs, bancs de test, outils EDA) Connaissance des scripts Shell Bonne compréhension des protocoles de communication matériels (AMBA, OCP, ou équivalents) Excellentes capacités d’analyse, de résolution de problèmes et sens du détail Capacité avérée à travailler efficacement en équipe Bonne communication écrite et orale en français et en anglais Autonomie, rigueur, curiosité et fort engagement envers la qualité Preferred Qualifications Expérience en vérification formelle Connaissance des technologies d’interconnexion (NoC, interconnect IP) Connaissance du contexte EDA et des flux de conception SoC Education Doctorat ou Master en électronique, informatique, microélectronique ou domaine connexe, ou expérience professionnelle équivalente Compensation Rémunération : Estimation base salary 45 000 € à 55 000 € brut annuel. La rémunération sera déterminée en fonction du lieu, de l’expérience et de l’équité interne pour des postes similaires. About Arteris Arteris est un leader mondial des System IP pour semi-conducteurs, permettant d’accélérer la conception de silicium haute performance et basse consommation. Les solutions Network-on-Chip (NoC) d’Arteris et ses logiciels d’automatisation de l’intégration SoC sont utilisés par les plus grandes entreprises du secteur afin d’améliorer les performances, la productivité des équipes d’ingénierie, de réduire les risques et les coûts, et d’accélérer la mise sur le marché de conceptions complexes. With over 300 team members headquartered in Silicon Valley and offices around the world, we work with startups and global tech leaders alike to build the next generation of electronic products. We believe in people, purpose and impact. Join us and help shape what comes next. #J-18808-Ljbffr