Senior Hardware Verification Engineer

Arteris Montigny-le-Bretonneux, Île-de-France, France Arteris permet aux équipes d'ingénierie et de conception des entreprises les plus innovantes au monde de connecter et d'intégrer les systèmes sur puce (SoC) nécessaires aux transformations à venir. Si vous avez tenu un smartphone, conduit une voiture électronique ou allumé une télévision intelligente, vous avez été en contact avec ce que nous faisons chez Arteris. Ici, l'avenir est littéralement entre vos mains - et quand ce n'est pas le cas, il y a de fortes chances qu'il soit dans un drone qui vous survole, un satellite ou dans le « cloud » d'un centre de données Ingénieur(e) senior Staff hardware (design) vérification Votre rôle sera d’assurer la vérification d’une IP et/ou un système hautement configurable et très complexe selon le process de vérification et d’une façon autonome. Vos missions principales seront de : Analyser des spécifications d’architecture Proposer, estimer le coût, puis implémenter une stratégie de validation des nouvelles fonctionnalités dans un système complet s’inscrivant dans une méthodologie UVM Étendre l’ensemble des tests et proposer des nouvelles configurations permettant de valider les nouvelles fonctionnalités Mettre à jour le moteur de génération de testbench afin qu’il puisse supporter les nouvelles fonctionnalités ou les dernières versions de VIP, simulateurs, outils de compilation Monitorer les régressions, déboguer les tests, et automatiser les comptes rendus des différentes métriques de couvertures (code, fonctionnelles) Faire le support et la résolution des tickets internes et clients (reportés par les AEs) Améliorer l’environnement de vérification : flux, process, performances Expérience et qualifications requises : 8 à 12 ans ou plus d'expérience en conception et vérification de circuits digitaux Amélioration du flux de vérification Expertise en création et débogage de banc de test RTL utilisant la méthodologie UVM Expérience de l'intégration des VIP fournis par les fournisseurs pour la vérification au niveau de l'unité et du système Expérience avec les protocoles Arm AMBA Solides connaissances en programmation matérielle (system Verilog) et logicielle (type python/java/scala/C++/Javascript) Master, Bac + 5 ou Doctorat – Domaines informatique et électronique Anglais et Français courant Salaire de base : selon expérience et qualification 55 à 75 KE / an À propos d'Arteris : Arteris est l'un des principaux fournisseurs d'IP système pour l'accélération du développement de systèmes sur puce (SoC) dans les systèmes électroniques d'aujourd'hui. La propriété intellectuelle d'interconnexion de réseaux sur puce (NoC) et la technologie d'automatisation de l'intégration des systèmes sur puce d'Arteris permettent d'accroître les performances des produits tout en réduisant la consommation d'énergie et en accélérant la mise sur le marché, ce qui se traduit par une amélioration de l'économie des systèmes sur puce et permet aux clients de se concentrer sur l'élaboration des prochaines innovations. Avec plus de 250 employés, un siège dans la Silicon Valley et des bureaux dans le monde entier, nous sommes un catalyseur de l'innovation SoC pour que les entreprises, des startups aux plus grands leaders du marché technologique, puissent créer efficacement de nouveaux produits avec une flexibilité et une facilité de connectivité éprouvées. Pour en savoir plus, consultez le site arteris.com About Arteris : Arteris enables engineering and design teams at the world’s most transformative brands to connect and integrate today’s system‑on‑chips (SoCs) that fuel modern innovation. As a Senior Staff hardware (Design) Verification Engineer at Arteris, your role will be is to verify an IP and/or a highly configurable and complex system according to the verification process and in an autonomous manner. Your main responsibilities will be to: Analyze architecture specifications Propose, estimate the cost, and implement a validation strategy for new features within a complete system using the UVM methodology Extend the test suite and propose new configurations to validate new features Update the testbench generation engine to support new features or the latest versions of VIPs, simulators, and compilation tools Monitor regressions, debug tests, and automate reporting of various coverage metrics (code, functional) Provide support and resolve internal and customer tickets (reported by AEs) Improve the verification environment: flow, process, performance, etc. Experiences & Qualifications Required: 8 - 12 years or more experience in digital circuit design and verification. Verification workflow improvement RTL test bench creation and debugging expertise, using UVM methodology. Experience of integrating vendor-supplied VIPs for unit and system level verification. Experience with Arm AMBA protocols Solid knowledge of hardware programming (Verilog system) and software programming (python/java/scala/C++/Javascript type) Master’s degree ou Doctorat in engineering or computer science Fluent French & English. Salary base depending qualification and experience between 55 à 75 KE / year #J-18808-Ljbffr