Emplois actuels liés à Ingénieur de vérification ASIC R&D - Les ClayessousBois, Île-de-France - Atos
-
Ingénieur de vérification ASIC R&D
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France https:www.energyjobline.comsitemap Temps pleinMissionNous recherchons un ingénieur de vérification ASIC R&D pour rejoindre notre équipe de développement de systèmes de contrôle ASIC. Vous serez chargé de participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de...
-
Ingénieur de vérification ASIC R&D
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinMission Nous recherchons un ingénieur de vérification ASIC R&D pour participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification UVM.Compétences requisesExpérience en vérification de SoC/ASIC et IP complexesConnaissance...
-
Ingénieur de vérification ASIC R&D
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France Atos SE Temps pleinMissionNous recherchons un ingénieur de vérification ASIC R&D pour rejoindre notre équipe de développement de systèmes de contrôle. Vous serez chargé de participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification...
-
Ingénieur de vérification d'ASIC R&D
Il y a 2 mois
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinMissionNous recherchons un ingénieur de vérification d'ASIC R&D pour rejoindre notre équipe de développement de systèmes embarqués. Vous serez chargé de participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification...
-
Ingénieur de vérification ASIC R&D
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France Atos SE Temps pleinMissionNous sommes à la recherche d'un ingénieur de vérification ASIC pour rejoindre notre équipe R&D. Vous serez chargé de participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification UVM.ResponsabilitésAcquérir la...
-
Ingénieur de vérification ASIC R&D
il y a 2 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinBienvenue chez Eviden, entreprise leader du numérique de prochaine génération et du cloud Nous sommes un acteur clé du développement d'ASIC de types contrôleur réseau, routeur, contrôleur de cohérence de cache et processeur à destination des serveurs haut de gamme et haute performance. La mission consiste à participer à la vérification...
-
Ingénieur en vérification d'ASIC R&D
il y a 3 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinBienvenue chez Eviden, un acteur clé du numérique de prochaine génération et leader mondial du cloud, du calcul avancé et de la sécuritéEviden opère dans tous les secteurs d'activités et fait rayonner son expertise sur l'ensemble du continuum numérique. Nous rejoindre, c'est à la fois une opportunité exaltante de contribuer au futur de la tech et...
-
Ingénieur de vérification de systèmes de contrôle ASIC
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France https:www.energyjobline.comsitemap Temps pleinMissionNous recherchons un ingénieur de vérification de systèmes de contrôle ASIC pour rejoindre notre équipe de développement de systèmes de contrôle ASIC. Vous serez chargé de participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au...
-
Ingénieur R&D
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France Atos SE Temps pleinOffre de stage Nous recherchons un(e) Ingénieur R&D pour rejoindre notre équipe de vérification des Clayes-Sous-Bois. Vous serez chargé(e) de l'étude et de la validation d'un ASIC en méthodologie UVM. Compétences requises Maîtrise de la programmation objet basée sur la bibliothèque UVM Connaissance des erreurs classiques en design logique...
-
Ingénieur de vérification ASIC R&D
il y a 3 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinBienvenue chez Eviden, un acteur clé du numérique de prochaine génération et leader mondial du cloud, du calcul avancé et de la sécuritéEviden opère dans tous les secteurs d'activités et fait rayonner son expertise sur l'ensemble du continuum numérique. Nous rejoindre, c'est à la fois une opportunité exaltante de contribuer au futur de la tech et...
-
Spécialiste en vérification de circuits intégrés ASIC
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France https:www.energyjobline.comsitemap Temps pleinMissionNous recherchons un spécialiste en vérification de circuits intégrés ASIC pour rejoindre notre équipe de développement de systèmes de contrôle ASIC. Vous serez chargé de participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au...
-
Ingénieur R&D en méthodologie UVM
il y a 3 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinBienvenue chez Eviden, un leader mondial du cloud, du calcul avancé et de la sécuritéNous sommes un acteur clé du numérique de prochaine génération et nous opérons dans tous les secteurs d'activités.Notre équipe ASIC d'EVIDEN-BULL œuvre à la réalisation de circuits destinés aux serveurs et aux supercalculateurs conçus et vendus par EVIDEN.Nous...
-
Ingénieur R&D
il y a 3 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinBienvenue chez Eviden, acteur clé du numérique de prochaine génération et leader mondial du cloud, du calcul avancé et de la sécuritéEviden opère dans tous les secteurs d'activités, et fait rayonner son expertise sur l'ensemble du continuum numérique. Nous sommes à la recherche d'un ingénieur R&D pour rejoindre notre équipe de vérification,...
-
Ingénieur R&D en méthodologie UVM
il y a 3 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinBienvenue chez Eviden, un leader mondial du cloud, du calcul avancé et de la sécuritéEviden opère dans tous les secteurs d'activités et fait rayonner son expertise sur l'ensemble du continuum numérique.Nous sommes à la recherche d'un candidat motivé et autonome pour rejoindre notre équipe de conception de circuits intégrés.Vous travaillerez en...
-
Ingénieur R&D C++ H/F
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France https:www.energyjobline.comsitemap Temps pleinMissionParticiper à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification UVM.Compétences requisesConnaissance de l'architecture et de la microarchitecture de l'ASICRédaction des plans de testDéveloppement des environnements de...
-
Développeur de circuits intégrés ASIC
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France EVIDEN Temps pleinMise en place d'un système de contournement PCIeL'équipe Vérification d'EVIDEN recherche un candidat motivé pour mettre en place un système de contournement PCIe complexes. Vous utiliserez le langage System Verilog et la méthodologie UVM pour développer un module de contournement PCIe adapté au formalisme/API d'une VIP PCIe...
-
Ingénieur validation produit
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France Atos SE Temps pleinStage - Ingénieur R&D : Etude vérification d'un ASIC en méthodologie UVMVous rejoignez notre équipe Vérification des Clayes-Sous-Bois, où vous utiliserez le langage System Verilog et la méthodologie UVM pour mettre en place un système de contournement PCIe complexes.Compétences requisesConnaissance de la méthodologie UVMExpérience en...
-
Ingénieur R&D C++ H/F
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France https:www.energyjobline.comsitemap Temps pleinMissionBienvenue chez Eviden, acteur clé du numérique de prochaine génération et leader mondial du cloud, du calcul avancé et de la sécurité. Nous opérons dans tous les secteurs d'activités et faisons rayonner notre expertise sur l'ensemble du continuum numérique.ObjectifsParticiper à la vérification d'un ASIC complexe en utilisant les...
-
Ingénieur R&D Validation Produit
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France Atos SE Temps pleinStage Ingénieur R&D VérificationRejoignez notre équipe Vérification des Clayes-Sous-Bois et participez à la validation et au respect des spécifications en utilisant les outils et les méthodologies les plus avancés.MissionNous recherchons un(e) Ingénieur R&D Vérification pour rejoindre notre équipe et contribuer à la réalisation d'un module de...
-
Ingénieur d'Implémentation Physique
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinIngénieur d'Implémentation PhysiqueVous rejoignez notre équipe d'ingénieurs en implémentation physique chez Eviden, une ligne d'activités du Groupe Atos. Nous sommes à la recherche d'un(e) ingénieur(e) expérimenté(e) pour rejoindre notre équipe de conception et de développement de circuits intégrés.MissionsImplémenter des blocs physiques...
Ingénieur de vérification ASIC R&D
Il y a 2 mois
L'ingénieur de vérification ASIC R&D est chargé de développer et de maintenir les environnements de vérification pour les circuits intégrés ASIC. Il travaille en étroite collaboration avec les équipes d'architecture et de design logique pour acquérir la connaissance de l'architecture et de la micro-architecture de l'ASIC.
Responsabilités spécifiques- Rédaction des spécifications de vérification et des plans de test.
- Développement des environnements de vérification (UVM-SystemVerilog/C++), les tests et les modèles de couverture.
- Suivi, analyse et débogage des erreurs de simulation.
- Suivi et analyse des résultats de couverture des simulations pour améliorer les tests en conséquence et ainsi atteindre les objectifs de couverture dans les délais impartis.
L'ingénieur de vérification ASIC R&D doit avoir une expérience concrète et réussie à la vérification de SoC/ASIC et IP complexes. Il doit également avoir une expérience avec la méthodologie de vérification UVM et être capable de développer des environnements de vérification Constraint-Random/Coverage-Driven en SystemVerilog/C++.
Il doit également avoir une bonne connaissance des outils de simulation et de suivi de couverture, ainsi qu'une efficacité dans la résolution de problèmes par l'identification rapide de leur cause fondamentale et par l'élaboration de correctifs ou contournements.
Enfin, il doit être capable de travailler en équipe et de communiquer efficacement avec les autres membres de l'équipe.
À propos d'EvidenEviden est une ligne d'activités du Groupe Atos qui réalise un chiffre d'affaires annuel d'environ 5 milliards d'euros. Acteur clé du numérique de prochaine génération et leader mondial du cloud, du calcul avancé et de la sécurité, Eviden fait bénéficier de son expertise l'ensemble des secteurs d'activités, dans plus de 47 pays.
En réunissant des technologies de pointe sur l'ensemble du continuum numérique, combinées à l'expertise de ses talents, Eviden ouvre le champ des possibles de la donnée et de la technologie, aujourd'hui et pour les générations à venir.
