[stage] Ethernet Tsn

Dans le cadre du développement et de la démonstration de son savoir-faire, ELSYS Design souhaite:
Mettre en oeuvre un banc de test d’IP FPGA composé d’un PC et d’une carte d’évaluation FPGA. La communication entre ces 2 équipements est réalisée à l’aide d’une interface Ethernet 10M/100M/1G existante gérant les protocoles UDP, ARP et ICMP.

Maitriser, développer et tester sur FPGA le protocole innovant de communication Ethernet TSN (Time-Sensitive Networking). Cette partie utilisera des travaux déjà réalisés (1 sous-module du TSN existant, d’autres sont à développer lors du stage).

Ces travaux seront menés sur des FPGAs Xilinx (série 7 et SoC).
Ce sujet très technique s’adresse donc à une personne désirant améliorer ses compétences en:
Flot de développement FPGA complet sur cible Xilinx

Réseau ETHERNET et protocoles de communication Ethernet UDP/ARP/ICMP/TSN

Intégration d’IP existantes

Codage de gestion de flux de données sur FPGA en langage VHDL

Développement de scénarios de simulation en langage VHDL

Analyse des chronogrammes de simulation

Test sur carte d’évaluation

Mise en œuvre d’un logiciel pour le banc de test

**Les différentes tâches seront réparties comme suit**:
Prise en main de l’IP Ethernet UDP/ARP/ICMP existante

Prise en main des travaux sur l’IP Ethernet TSN existante

Réalisation d’un banc de test

Codage, simulation et implémentation sur FPGA

Qualification sur carte

Rédaction du rapport de test et du manuel utilisateur

**Technologie utilisée**:
**Les technologies utilisées sont les suivantes**:
FPGA, Xilinx Série7, VHDL, IP

**Interfaces FPGA standards**: AXI-lite, AXI-full et Axi-Stream.

**Interface FPGA spécifique**: Ethernet UDP/ARP/ICMP/TSN

VIVADO / VITIS Xilinx

DMA, Interface mémoire DDR, Traitement du signal

**Compétences acquises**:
**Les principales compétences acquises seront**:
Flot de développement FPGA complet

Travail en mode projet

Cycle de développement en V

Rédaction documentaire

Protocoles Ethernet, Flow de données, interface, DMA et DDR.

PROFIL RECHERCHE

Vous êtes en 3e année d’ingénieur ou dernière année de Master.
Autonomie, enthousiasme pour les technologies liées aux réseaux, rigueur et travail en équipe sont des qualités essentielles.

**Compétences requises**: Langage VHDL, connaissance des FPGA, notion en langage C, notion en réseau (Ethernet), esprit de synthèse, autonomie. Vous rédigez aisément en anglais (documentation technique et manuel utilisateur).

Ce stage conventionné est rémunéré.
La mission peut être réalisée dans le cadre d’une année de césure ou d’un stage de fin d’études.

**Lieu**: Cachan