Etude D’un Cur Riscv Dans Un Composant de

**Etude d’un cœur RISCV dans un composant de sécurité F/H**:

- Ajouter aux favoris- Télécharger en PDF

**Descriptif de l'organisation**: Rejoindre l’Agence nationale de la sécurité des systèmes d’information (ANSSI), c’est mettre ses compétences au service de l’intérêt général en participant à une mission capitale, d’actualité et porteuse de grandes responsabilités dans un monde où la cybersécurité est devenue l’affaire de tous

Au sein de la Sous-Direction-Expertise (SDE), la division scientifique et technique (DST), le laboratoire « architectures matérielles et logicielles » (LAM) couvre le domaine des architectures matérielles (ordinateurs personnels, serveurs, terminaux mobiles et systèmes embarqués, périphériques) et logicielles (sécurité des systèmes d’exploitation, des solutions de virtualisation et de la séquence de démarrage), ainsi que les interactions entre les deux.
**Descriptif des missions**: La sécurité de nombreuses plateformes repose sur la présence d’une racine de confiance matérielle fournie par une puce dédiée à la sécurité. L’intégration de cette racine de confiance matérielle et de ses fonctions de sécurité peut prendre plusieurs formes en fonction du contexte d’emploi:

- Dans une puce discrète intégrée sur la carte mère (ex : TPM) ;
- Dans une puce extractible (carte SIM, carte à puce ) ;
- Intégrée dans le composant applicatif lui-même (eSIM, SoC intégrant un SE ).

Cela permet de répondre à des besoins différents : par exemple la compacité dans le cas l’embarqué. La spécification en source ouverte de l’ISA RISC-V permet l’émergence de nouveaux designs matériels et une analyse de sécurité fine des implémentations disponibles. Aujourd’hui le LAM souhaite étudier les propriétés de sécurité d’une architecture de composant de sécurité en source ouverte basée sur du RISC-V, l’OpenTitan. Le but de cette étude est de:

- Etudier de la sécurité du cœur RISCV de l’OpenTitan et proposition de mesure de durcissement ;
- Implémenter d’une mesure de durcissement du cœur ;
- Porter sur une cible FPGA et mesure de performances et les gains de sécurité.

En tant que stagiaire l'objectif est le suivant:

- Analyser et documenter la sécurité du cœur de l’OpenTitan ;
- Ajouter un mécanisme de sécurité dans le cœur RISCV ;
- Mesurer la performance en fonction de l’activation ou non des mesures de sécurité de l’OpenTitan (temps de démarrage, performance du cœur RV32, performance des accélérateurs crypto, surface de puce ).

**Profil recherché**: De formation ingénieur voire bac+5 dans le domaine des technologies de l’information et de la communication avec une spécialisation en sécurité informatiques.

**Compétences requises**:

- Développement en Verilog et portage sur FPGA ;
- Notions en sécurité des architectures matérielles.

**Savoir être**:

- Autonomie;
- Sens du service Public;
- Adaptation.

**Process de recrutement**:

- Des tests techniques pourront vous être proposés.
- Vous ferez l'objet d'une procédure d'habilitation.

Je postule

**Type de contrat **Stagiaire école**Prise de fonction souhaitée **01/04/2025-
**Localisation **Paris 15e Arrondissement, 75, Paris, Île-de-France**Niveau d'études **Master 1 ou titre équivalent de niveau Bac +4**Domaine professionnel **Spécialiste sécurité d'un domaine technique**Niveau d'expérience **Débutant ou jeune diplômé**Rémunération **A définir selon expérience mensuel net
A définir selon expérience annuel brut (selon expérience)**Télétravail **Non**Avantages liés au poste **

**Contraintes particulières d'exercice **