Stage-design Fpga D’un Récepteur de Signaux de
il y a 1 semaine
Dans un premier temps, l’étude des différents moyens de radionavigation (ILS : LOC / GLIDE et VOR) sera obligatoire.
Une architecture top-level est proposée mais le stagiaire aura pour mission de l’étoffer et de la décrire à un plus bas niveau.
Le design se fera sur une carte de développement (Intel/Altera) en langage VHDL ou Verilog.
Il y aura aussi une partie du développement sur le processeur embarqué (NIOSII) pour l’envoi de commandes et la réception de statuts ainsi que la construction des trames de sortie vers le lien série. Vous êtes en 3ème année de cycle ingénieur en option Micro-Electronique,
Vous avez déjà des connaissances acquises en cours ou en TP sur les langages VHDL, C/C++.
Votre implication sur des projets extrascolaires de scripting (Makefile, TCL) est un plus qui sera apprécié.
Dynamique, passionné(e) et motivé(e), vous êtes en quête de défis techniques.
-
Stage-Design Fpga d'Un Récepteur de Radionavigation Drone H/F
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinDans un premier temps, l'étude des différents moyens de radionavigation (ILS : LOC / GLIDE et VOR) sera obligatoire. Une architecture top-level est proposée mais le stagiaire aura pour mission de l'étoffer et de la décrire à un plus bas niveau. Le design se fera sur une carte de développement (Intel/Altera) en langage VHDL ou Verilog. Il y aura aussi...
-
Stage-Design Rtl Autour d'Une IP Risc-V pour Asic
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinLe design demeure une partie indispensable dans la conception d'un ASIC ou un FPGA. Que ce soit du pur design RTL, de l'intégration d'IPs basiques ou complexes ou bien du sanity check sur le code déjà élaboré, vous trouverez la partie qui vous intéresse le plus et dans laquelle vous souhaitez évoluer tout au long de votre carrière. Au sein du...
-
Stage-design Rtl Autour D'une Ip Risc-v Pour Asic/soc/fpga
il y a 2 semaines
Vallauris, France Elsys Design Temps pleinLe design demeure une partie indispensable dans la conception d’un ASIC ou un FPGA. Que ce soit du pur design RTL, de l’intégration d’IPs basiques ou complexes ou bien du sanity check sur le code déjà élaboré, vous trouverez la partie qui vous intéresse le plus et dans laquelle vous souhaitez évoluer tout au long de votre carrière. Au sein du...
-
Stage-design Rtl Autour D'une Ip Ricsv Pour
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinLe design demeure une partie indispensable dans la conception d’un ASIC ou un FPGA. Que ce soit du pur design RTL, de l’intégration d’IPs basiques ou complexes ou bien du sanity check sur le code déjà élaboré, vous trouverez la partie qui vous intéresse le plus et dans laquelle vous souhaitez évoluer tout au long de votre carrière. Au sein du...
-
Ingénieur Fpga Télécom 5G H/F
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinDans le cadre d'un nouveau projet de développement simulateur 5G, nous recherchons plusieurs développeurs, intégrateurs et vérificateurs sur cible FPGA. Les travaux porteront principalement sur la couche L1 : Modulation, démodulation, encodage, décodage Intégré à un service d'environ 25 personnes, vous travaillerez en mode agile. Ces postes,...
-
Vallauris, France Elsys Design Temps pleinLe design demeure une partie indispensable dans la conception d’un ASIC ou un FPGA. Que ce soit du pur design RTL, de l’intégration d’IPs basiques ou complexes ou bien du sanity check sur le code déjà élaboré, vous trouverez la partie qui vous intéresse le plus et dans laquelle vous souhaitez évoluer tout au long de votre carrière. Au sein du...
-
Stage-Accélération de Réseaux de Neurones Profonds sur Fpga H/F
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinAlliant la maîtrise software et hardware, ELSYS Design s'affirme depuis sa création comme une référence dans le domaine de l'automatisme. Avec un positionnement original alliant Service et R&D, ELSYS Design développe de véritables partenariats avec ses clients et apporte des solutions personnalisées à leurs spécificités et leurs besoins. De...
-
Alternance-5a-design Rtl Autour D'une Ip Risc-v Pour Asic/fpga/soc
il y a 2 semaines
Vallauris, France Elsys Design Temps pleinLe design demeure une partie indispensable dans la conception d’un ASIC ou un FPGA. Que ce soit du pur design RTL, de l’intégration d’IPs basiques ou complexes ou bien du sanity check sur le code déjà élaboré, vous trouverez la partie qui vous intéresse le plus et dans laquelle vous souhaitez évoluer tout au long de votre carrière. Au sein du...
-
Ingénieur(e) en Design Digital pour ASIC/FPGA/SOC
il y a 4 jours
Vallauris, France Elsys Design Temps pleinIngénieur(e) en Design Digital pour ASIC/FPGA/SOC Nous recherchons un ou plusieurs ingénieurs pour intégrer une de nos équipes et travailler dans un des domaines suivants : l'automotive, les supercalculateurs, l'IoT ou la Défense. Vous aurez à prendre en charge le design d'un ou de plusieurs blocs d'un circuit intégré et/ou du top level. Les...
-
Ingénieur en Prototypage Fpga H/F
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinDans le cadre du développement ambitieux d'un tout nouveau circuit intégré, nous recherchons un professionnel talentueux et passionné pour rejoindre notre équipe en tant qu'Ingénieur en Conception FPGA. Vous serez responsable du prototypage sur une cible Xilinx ou Intel/Altera, Voici une liste de vos responsabilités : Développement et modification du...
