Emplois actuels liés à Stage : Implémentation Cmac Aes Sur Risc-v (Fpga) - CessonSévigné - Elsys Design

  • Ingénieure / Ingénieur FPGA - Stage

    il y a 2 jours

    Cesson-Sévigné, France Capgemini Engineering Temps plein

    Capgemini Engineering, leader mondial des services d'ingénierie, rassemble des équipes d'ingénieurs, de scientifiques et d'architectes pour aider les entreprises les plus innovantes dans le monde à libérer leur potentiel. Des voitures autonomes aux robots qui sauvent des vies, nos experts en technologies digitales et logicielles sortent des sentiers...

  • Physical Security Engineer

    il y a 16 heures

    Cesson-Sévigné, France SECURE-IC SAS Temps plein

    Nous recherchons un(e) stagiaire pour évaluer et améliorer les fonctionnalités de sécurité d'un CPU RISC-V open-source dans des environnements de calcul sécurisé. Vous aurez un impact direct sur la robustesse de nos solutions CPU et SOC en identifiant les vulnérabilités potentielles, en proposant des améliorations et en validant des fonctions de...

  • Architecte FPGA F/H

    il y a 19 heures

    Cesson-Sévigné, Bretagne, France AEROCONTACT Temps plein

    Safran est un groupe international de haute technologie opérant dans les domaines de l'aéronautique (propulsion, équipements et intérieurs), de l'espace et de la défense. Sa mission : contribuer durablement à un monde plus sûr, où le transport aérien devient toujours plus respectueux de l'environnement, plus confortable et plus accessible. Implanté...

  • Physical Security Engineer

    il y a 21 heures

    Cesson-Sévigné, Bretagne, France Cadence Design Systems Temps plein

    At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology.Nous recherchons un(e) stagiaire pour évaluer et améliorer les fonctionnalités de sécurité d'un CPU RISC-V open-source dans des environnements de calcul sécurisé. Vous aurez un impact direct sur la robustesse de nos solutions CPU et SOC en...

  • Physical Security Engineer

    il y a 11 heures

    Cesson-Sévigné, Bretagne, France Cadence Design Systems Temps plein

    At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology.Nous recherchons un(e) stagiaire pour évaluer et améliorer les fonctionnalités de sécurité d'un CPU RISC-V open-source dans des environnements de calcul sécurisé. Vous aurez un impact direct sur la robustesse de nos solutions CPU et SOC en...

  • Ingénieur Vérification Soc

    il y a 2 semaines

    Cesson-Sévigné, France Elsys Design Temps plein

    Contexte et lieu de mission : ELSYS Design recherche un ingénieur en vérification de circuit intégré numérique afin de renforcer son pôle de compétences en place à Cesson-Sévigné (35). Dans ce contexte, vous participerez à la vérification et validation de projets (dirigés et UVM) sur SoC/FPGA. Salaire compris entre 35 et 50K€. Environnement :...

  • Internship - Hardware verification of FPGA prototype

    il y a 20 heures

    Cesson-Sévigné, Bretagne, France Cadence Design Systems Temps plein

    At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology.Cadence is a pivotal leader in electronic design, building upon more than 30 years of computational software expertise. The company applies its underlying Intelligent System Design strategy to deliver software, hardware and IP that turn design...

  • Physical Security Engineer

    il y a 15 heures

    Cesson-Sévigné, France SECURE-IC SAS Temps plein

    Nous recherchons un(e) stagiaire pour contribuer au développement et à la validation de solutions Anti-Tamper et de générateurs aléatoires ciblant les plateformes FPGA et ASIC. Vous jouerez un rôle clé dans la définition, les tests et la caractérisation de ces solutions de sécurité, impactant directement la robustesse de nos offres de sécurité...

  • Physical Security Engineer

    il y a 13 heures

    Cesson-Sévigné, Bretagne, France Cadence Design Systems Temps plein

    At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology.Nous recherchons un(e) stagiaire pour contribuer au développement et à la validation de solutions Anti-Tamper et de générateurs aléatoires ciblant les plateformes FPGA et ASIC. Vous jouerez un rôle clé dans la définition, les tests et la...

  • Embedded Crypto Software Post-Quantum Engineer

    il y a 16 heures

    Cesson-Sévigné, France SECURE-IC SAS Temps plein

    Ce stage est centré sur le développement de logiciels cryptographiques embarqués, avec un fort accent sur la cryptographie post-quantique (Post-Quantum Cryptography - PQC). L'objectif du stage est d'évaluer et d'améliorer la qualité des algorithmes en analysant les indicateurs de Puissance, Performance et Surface (PPA), tels que l'empreinte mémoire et...

Stage : Implémentation Cmac Aes Sur Risc-v (Fpga)

il y a 2 semaines

CessonSévigné, France Elsys Design Temps plein

**Contexte**:
La technologie FPGA offre de plus en plus de capacité de traitement permettant d’embarquer des calculs complexes réalisés sous le contrôle de processeurs embarqués.
La flexibilité des FPGA permet d’implémenter dans la partie logique des processeurs comme les softcore RISC-V. Ces derniers pilotent les interfaces d’échange pour transmettre les données inter-chips, inter-cartes, inter-systèmes.
Ces échanges peuvent être sujets à des attaques de l’extérieur pour monitorer les données échangées ou bien pour s’introduire dans le système lui-même ou bien pour rendre le système non opérationnel.
Pour diminuer la vulnérabilité du système (lors des transferts de données), il est essentiel de sécuriser les transactions.
Nous proposons dans le cadre de ce stage d’implémenter une IP dite CMAC AES pour sécuriser les transactions.
**Ce stage contribue au programme d’innovation [P02]**: RISCV : développer des IPs sur mesure pour des solutions à destination de l’industrie.
**Le stage**:
Le stage s’appuie sur un sous-système existant à base de RISC-V.
Il s’agira de définir les spécifications du module CMAC AES en vue de sécuriser les échanges entre le RISC-V et le monde extérieur. Pour cela, une étude approfondie des normes CMAC et AES sera réalisée.
Une fois les spécifications rédigées, une architecture fonctionnelle sera produite. Il s’en suivra une activité de codage en VHDL et des tests unitaires.
Le Top de l’IP sera ensuite constitué et testé en VHDL.
Puis l’IP CMAC AES sera intégrée au sous-système RISC-V existant.
Des tests d’intégration/validation à base de code C seront exécutés.
Un rapport de test sera rédigé pour démontrer les performances obtenues et les éventuelles limitations.
**Les technologies utilisées**:

- RISC-V
- CMAC AES
- AXI, OBI, ROM, RAM, FLASH, DDR, JTAG
- Xilinx Zynq
- Vivado, ILA
- Modelsim
- VHDL, C, Python

Vous êtes en 3ème année de cycle ingénieur en option système embarqué, et vous avez déjà des connaissances acquises en cours ou en TP.
Autonomie, enthousiasme pour les nouvelles technologies, rigueur et travail en équipe sont des qualités essentielles.
Votre implication sur des projets extrascolaires de conception (Coupe de France de Robotique, fab labs, projet personnel, junior entreprise, etc.) est un plus qui sera apprécié.
Ce stage est conventionné et rémunéré.
La mission peut être réalisée dans le cadre d’une année de césure ou d’un stage de fin d’études.
**Lieu**: Rennes
**Les principales compétences acquises seront**:

- Maitrise du développement d’un système complet (HW/SW)
- Travail en mode projet
- Maitrise outil Vivado, cible Zynq Xilinx
- Architecture RISC-V
- Chiffrement CMAC AES