Stage Pfe

**À propos**:
Créée en 2023, Allegro DVT est une entreprise internationale en forte croissance. Son expertise est mondiale
- ment reconnue dans le domaine de la vidéo numérique sur le marché des semi
- conducteurs.

Les équipes sont basées en France, en Chine, aux Etats-Unis et au Royaume-Uni.

Le savoir-faire d’Allegro DVT est notamment présent dans les caméras de voitures, les jeux vidéo, les téléphones portables, les montres connectées, les caméras de surveillance, etc...

Les acteurs majeurs de la micro-électronique, de l’industrie automobile et les acteurs dans le secteur de diffu
- sion et streaming vidéo comptent parmi ses clients. Ses produits sont des leviers d’attractivité pour les mar
- chés émergents tels que l’IA, les véhicules autonomes, la robotique et la santé.

Chez Allegro DVT vous trouverez des projets innovants, variés et passionnants

**CONTEXTE**

Les normes d’encodage vidéo sont de plus en plus complexes. Cette complexité nécessite le développement de décodeurs matériels dédiés afin de pouvoir décoder des vidéos en temps réel, avec un facteur de consomma
- sieurs milliers d’images par seconde), ce qui mobilise des ressources processeurs de manière très importante. Les performances logicielles sont donc devenues un facteur limitant pour atteindre des performances plusélevées.

Allegro DVT propose à ses clients de rajouter un ou plusieurs processeurs de type RISC-V afin de pallier au manque de ressources logicielles. Cela permet ainsi au système de dédier des cœurs au traitement de la vidéo (gestion de l’allocation mémoire, parsing des headers,...).

Afin de valider le bon fonctionnement du logiciel qui sera exécuté sur ce type de processeur, plusieurs options sont possibles:
- Simuler le processeur sur un FPGA ;-
- Simuler le processeur sur un émulateur logiciel.

La première solution est celle qui est actuellement utilisée chez Allegro DVT mais à l’inconvénient de monopo
- liser des cartes FPGA, qui reste une ressource très sollicitée pour d’autres usages. Par ailleurs, le debug peut s’avérer complexe et consommateur de temps.

Le stage a donc pour but d’étudier et mettre en place une solution permettant de simuler par logiciel le com**Descriptif du poste**:
Intégré.e au sein de l’équipe « Logicielle IP », votre mission principale consistera à mettre en place et configurer un logiciel d’émulation (type QEMU) d’un proces
- seur RISC-V et de l’interfacer avec le bloc correspondant à l’accélérateur vidéo matériel.

Ce stage adressera différents aspects techniques:

- Découverte des environnements de développement et du firmware qui sera
- exécuté sur le RISC-V ;-
- La configuration du logiciel d’émulation ;- Définition et implémentation d’une méthode pour interfacer le logiciel au
- bloc d’accélération vidéo matériel ;-
- Automatisation des tests ;-
- Optimisation des performances.**Profil recherché**:
**Nous recherchons des étudiant(e)s en 3ème année d’école d’ingé- nieurs en informatique ou équivalent.**- Bon niveau en développement logiciel ;-
- Connaissances en systèmes embarqués ;-
- Compétences en programmation FPGA serait un plus.Une forte appétence pour le domaine de la vidéo numérique ? Nous avons beaucoup à nous apporter mutuellement alors postulez pour nous rejoindre

**INFORMATIONS PRATIQUES**
- Stage basé à Montbonnot-Saint-Martin (Inovallée) accessible avec le bus C1.

Rémunération : 1.200 € bruts mensuels + chèques déjeuners 9,5 €/jour avec prise en charge de 60% par l’employeur + remboursement 50% des transports en commun.**Informations complémentaires**:

- Type de contrat **:CDI**:

- Lieu **:Montbonnot-Saint-Martin**:

- **Télétravail ponctuel autorisé