[stage] Réseau Sur Puce Pour La Configuration

**Qui sommes-nous ?**:
Fondée en 2019 avec le soutien de l'Union européenne, SiPearl incarne le rêve de l'Europe de maîtriser le cœur technologique de ses supercalculateurs : le microprocesseur.

SiPearl développe Rhea, le microprocesseur européen hautes performances et basse consommation dédié au supercalcul et IA.

Cette nouvelle génération de microprocesseurs ciblera en premier lieu l’écosystème EuroHPC, qui déploie en Europe des infrastructures de calcul intensif de classe mondiale pour résoudre les défis majeurs de la recherche médicale, de l’intelligence artificielle, de la sécurité, de la gestion de l’énergie et du climat avec une empreinte carbone réduite.

SiPearl travaille en étroite collaboration avec ses 30 partenaires du consortium European Processor Initiative (EPI) - grands noms de la communauté scientifique, des centres de calcul intensif et de l'industrie - qui sont ses parties prenantes, futurs clients et utilisateurs finaux.

SiPearl emploie plus de 190 personnes dans:

- France (Maisons-Laffitte, Grenoble, Massy, Sophia Antipolis),
- Allemagne (Duisbourg)
- Espagne (Barcelone)
- et l'Italie (Bologne)

SiPearl fait partie de la promotion 2024 du programme French Tech Next 120.

**À propos du stage**:
Dans ce rôle, vous travaillerez en étroite collaboration avec Louis Duret-Robert, notre ingénieur système numérique.

L'objectif du stage est de poursuivre le développement d'un réseau sur puce dédié à la configuration et à l'état des IP/sous-systèmes en y apportant des améliorations de connectivité. Au cours de ce stage, vous devrez définir les besoins, le plan de développement, développer les modules fonctionnels, les tests de régression et rédiger la documentation. Vous aurez également l'opportunité de réaliser des synthèses logiques et de travailler sur l'implémentation physique.

**Ce qui vous permettra de réussir dans ce rôle**:

- Bonne compréhension de l'architecture moderne des processeurs
- Bonne capacité d'apprentissage
- Bonne capacité d'écriture
- Familiarité avec Verilog, SystemVerilog, VHDL
- Familiarité avec la simulation RTL et le débogage de formes d'onde
- Familiarité avec le langage C
- La maîtrise de l'anglais est une condition préalable à la réussite dans ce rôle, car une communication efficace en anglais est essentielle pour la collaboration et l'exécution sans faille des responsabilités.

**Processus de recrutement**:
️ Entretien de découverte avec notre Talent Acquisition Partner (30')

️ Test AssessFirst - il n'y a pas de bonnes ou de mauvaises réponses ; notre objectif est de voir au-delà de votre CV (45')

️ 1 entretien technique (1h)

**Avantages et conditions de travail**:

- Contrat : Stage de pré-embauche (stage de fin d'études) - 6 mois
- Site : Maisons-Laffite
- Début : À partir de janvier 2025
- Avantages : tickets-restaurants (60% pris en charge par SiPearl), 3 jours de congés payés
- Activités telles que : Hackathons, Défis de formation, All hands sessions, événements d'équipe, événements d'entreprise et bien plus encore

**Êtes-vous curieux/euse d'en savoir plus sur nous ?**
- Suivez-nous sur LinkedIn pour rester informé(e) de nos dernières actualités
- Tenez-vous informé(e) de nos activités de recrutement : SiPearl - page carrières
- Découvrez notre culture : Welcome to the Jungle
- Chez SiPearl, nous nous engageons à construire un lieu de travail diversifié et inclusif qui prospère grâce à la force de perspectives et d'origines variées. Nous recrutons des talents en fonction du mérite, de l'expérience et de l'alignement avec les objectifs et les valeurs de notre entreprise._