Stage-design Rtl Autour D'une Ip Risc-v Pour Asic/soc/fpga
il y a 2 semaines
Le design demeure une partie indispensable dans la conception d’un ASIC ou un FPGA.
Que ce soit du pur design RTL, de l’intégration d’IPs basiques ou complexes ou bien du sanity check sur le code déjà élaboré, vous trouverez la partie qui vous intéresse le plus et dans laquelle vous souhaitez évoluer tout au long de votre carrière.
Au sein du département micro-électronique avec des ingénieurs expérimentés en design et en verification, vous approfondirez vos connaissances et vos compétences tout au long du stage.
L’objectif sera de maitriser les différentes étapes du flow de conception pour la partie Design.
Lors du stage, les principales missions seront donc les suivantes:
Etudier et comprendre les spécifications de l‘IP RISC V à designer.
Proposer une architecture qui répond complètement au cahier des charges.
Coder l’IP en RTL (VHDL ou Verilog) en respectant les « Coding Rules » internes au groupe.
Intégration d’IPs si nécessaire.
Proposer un testbench pour une simulation fonctionnelle de l’IP.
Implémentation et tests sur carte.
Tu es en dernière année de cycle ingénieur en électronique avec une option Micro-Electronique.
Tu as déjà des connaissances acquises en cours et/ou en TP sur les langages VHDL / Verilog / SystemVerilog.
Tu as aussi des bases solides en simulations / testbench au niveau IP et/ou Top Level.
Dynamique, passionné(e) et motivé(e), tu es en quête de défis techniques.
Le stage se déroulera dans nos locaux de Sophia Antipolis et la durée sera adaptée au niveau d’études (4A ou 5A)
-
Stage-Design Rtl Autour d'Une IP Risc-V pour Asic
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinLe design demeure une partie indispensable dans la conception d'un ASIC ou un FPGA. Que ce soit du pur design RTL, de l'intégration d'IPs basiques ou complexes ou bien du sanity check sur le code déjà élaboré, vous trouverez la partie qui vous intéresse le plus et dans laquelle vous souhaitez évoluer tout au long de votre carrière. Au sein du...
-
Alternance-5a-design Rtl Autour D'une Ip Risc-v Pour Asic/fpga/soc
il y a 2 semaines
Vallauris, France Elsys Design Temps pleinLe design demeure une partie indispensable dans la conception d’un ASIC ou un FPGA. Que ce soit du pur design RTL, de l’intégration d’IPs basiques ou complexes ou bien du sanity check sur le code déjà élaboré, vous trouverez la partie qui vous intéresse le plus et dans laquelle vous souhaitez évoluer tout au long de votre carrière. Au sein du...
-
Vallauris, France Elsys Design Temps pleinLe design demeure une partie indispensable dans la conception d’un ASIC ou un FPGA. Que ce soit du pur design RTL, de l’intégration d’IPs basiques ou complexes ou bien du sanity check sur le code déjà élaboré, vous trouverez la partie qui vous intéresse le plus et dans laquelle vous souhaitez évoluer tout au long de votre carrière. Au sein du...
-
Stage-design Rtl Autour D'une Ip Ricsv Pour
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinLe design demeure une partie indispensable dans la conception d’un ASIC ou un FPGA. Que ce soit du pur design RTL, de l’intégration d’IPs basiques ou complexes ou bien du sanity check sur le code déjà élaboré, vous trouverez la partie qui vous intéresse le plus et dans laquelle vous souhaitez évoluer tout au long de votre carrière. Au sein du...
-
Ingénieur en Digital Front-End Asic
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinNous sommes à la recherche de talentueux ingénieurs pour rejoindre nos équipes et contribuer à des projets stimulants dans les domaines de l'automobile, des supercalculateurs, de l'IoT et de la Défense. En tant qu'ingénieur, vous serez un acteur clé dans le processus de conception de circuits intégrés, avec pour objectif principal l'intégration...
-
Ingénieur(e) en Design Digital pour ASIC/FPGA/SOC
il y a 3 jours
Vallauris, France Elsys Design Temps pleinIngénieur(e) en Design Digital pour ASIC/FPGA/SOC Nous recherchons un ou plusieurs ingénieurs pour intégrer une de nos équipes et travailler dans un des domaines suivants : l'automotive, les supercalculateurs, l'IoT ou la Défense. Vous aurez à prendre en charge le design d'un ou de plusieurs blocs d'un circuit intégré et/ou du top level. Les...
-
Stage-vérification D'ips Digitales Pour Cible Asic/soc/fpga
il y a 2 semaines
Vallauris, France Elsys Design Temps pleinPour faire face au défi que constitue la vérification d’ASIC/SoC toujours plus complexes, l’industrie du semi-conducteur converge vers l’adoption universelle d’une méthodologie de vérification baptisée UVM. Cette méthodologie favorise la modularité, la réutilisabilité et l’extensibilité. Elle se base sur des techniques résumées sous les...
-
Stage-Vérification d'Ips Digitales pour Cible Asic
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinPour faire face au défi que constitue la vérification d'ASIC/SoC toujours plus complexes, l'industrie du semi-conducteur converge vers l'adoption universelle d'une méthodologie de vérification baptisée UVM. Cette méthodologie favorise la modularité, la réutilisabilité et l'extensibilité. Elle se base sur des techniques résumées sous les termes de...
-
Ingénieur en Design Digital pour Asic
il y a 2 semaines
Vallauris, France ELSYS Design Temps pleinNous recherchons un ou plusieurs ingénieurs pour intégrer une de nos équipes et travailler dans un des domaines suivants : l'automotive, les supercalculateurs, l'IoT ou la Défense. Vous aurez à prendre en charge le design d'un ou de plusieurs blocs d'un circuit intégré et/ou du top level. Les principaux objectifs du poste sont : - Participation...
-
Ingénieur en Design Digital pour Asic
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinNous recherchons un ou plusieurs ingénieurs pour intégrer une de nos équipes et travailler dans un des domaines suivants : l'automotive, les supercalculateurs, l'IoT ou la Défense. Vous aurez à prendre en charge le design d'un ou de plusieurs blocs d'un circuit intégré et/ou du top level. Les principaux objectifs du poste sont : - Participation active...
