Ingénieur Tech Lead en Vérification SV/UVM

Notre communauté d'ingénieurs dédiée à la vérification des produits SoC de nos clients est en forte croissance. ELSYS Design recherche donc un ingénieur pour prendre le lead technique sur la vérification d'une nouvelle game de produit (semi-conducteurs) d'un de nos clients stratégiques.

Votre rôle : Interface technique privilégiée de nos clients & encadrement technique de nos ingénieur(e)s en Vérification SV/UVM en France et à l'international.

Projets confiés : Nous intervenons à la fois sur des projets de Verification d'IPs, de subsystems, et de Top Level de SoC. Les projets que nous adressons sont complexes et nécessitent d'être à l'aise en hardware, en software et en communication avec les équipes.

Votre mission : En vérification, c'est vous le patron Vous prenez le lead sur votre équipe et travaillez conjointement avec l'équipe en charge du design. Vous assurez l'interface technique avec le client. Vous avez une double casquette technique / lead.

Le lead :

• Vous êtes garant de la qualité des livrables, de la gestion des plannings
• Vous participez à la qualification des candidats à rejoindre l'équipe
• Vous suivez l'équipe de manière hebdomadaire
• Vous aidez les ingénieurs lorsqu'ils ont besoin d'un avis d'expert
• Vous guidez l'équipe pour mener à bien le projet

La technique :

• Vous êtes expert en SystemVerilog/UVM au niveau bloc, niveau subsystem comme au niveau top et Langage C et en scripting (Bash, Python)
• Vous participez activement à la création des test plans, du testbench, et des tests
• Vous aidez à l'intégration des différents travaux de l'équipe
• Vous formez techniquement les nouveaux membres : nous avons une Training Academy déjà prête pour ça

L'agence de rattachement de cette offre se situe à Rennes.

L'agence de rattachement de cette offre se situe à Rennes. Profil Recherché

Qualifications :

Ingénieur(e) en microélectronique, avec une solide expérience professionnelle en vérification au niveau IP, subsystem et Top level de SoC

• Maîtrise des méthodes de Vérification de SoC UVM
• Maîtrise des langages SystemVerilog, ou C embarqué - VHDL ou Verilog / SystemVerilog
• Maîtrise du scripting (bash/python) et de l'environnement UNIX
• Maîtrise des outils de gestion de configuration (GIT ou équivalent) et ticketing (Jira)
• Anglais courant (écrit et oral)
• Enfin, vous avez un caractère de leader : Vous partagez vos idées créatrices du métier, Vous œuvrez pour la réussite de votre équipe avec un esprit collectif. Vous savez motiver les gens qui travaillent avec vous, et réussissez à exploiter le plein potentiel de chacun de vos ingénieurs.

Avantages Salariaux

10 jours de RTT par an

Allocation repas ou Titre restaurant presque intégralement pris en charge

Mutuelle Santé Famille

Compte Epargne Temps

Participation et Intéressement

Prime de cooptation de 1000 ou 1500 €

Prime de vacances

Prime Transport de 200 € net par an et 50 € brut mensuel.

Qui sommes-nous

ELSYS Design est une société d'ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique ( FPGA , ASIC , SoC ), la carte , le logiciel embarqué et l' ingénierie système .

Chez ELSYS Design, nous sommes tous ingénieurs , votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées .

Vous aimez relever des défis techniques ? Vous avez envie d'évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D'intégrer une structure familiale, présentant les avantages d'un grand groupe ?

Alors, n'hésitez plus : postulez et rencontrons-nous