Stage Audit Fpga

Mise en ligne le 01/11/2024

Principales caractéristiques de l'offre d'emploi
- Type de contrat:

- Stage
- Niveau de formation:

- BAC +4 / BAC +5
- Expérience:

- Débutant
- Spécialité(s):

- Informatique / Système d'informations
- Pays / Région:

- France / Ile-de-France
- Département:

- Essonne (91)
- Ville:

- palaiseau
- EDF est labellisé Happy Trainees**Description de l'offre**:
La R&D d'EDF (1900 chercheurs) a pour missions principales de contribuer à l'amélioration de la performance des unités opérationnelles du groupe EDF, d'identifier et de préparer les relais de croissance à moyens et longs termes. Ces missions s’appuient fortement sur les dernières innovations numériques et s’appliquent à la fois sur les systèmes d’information traditionnels ainsi que sur les systèmes d’information industriels (ICS/SCADA). Or, l’évolution des systèmes d’information impliquent de nouveaux risques et de forts enjeux sur le domaine de la sécurité informatique. L’atteinte de ces enjeux nécessite des travaux de recherches important sur les thématiques de la sécurité informatique.

C’est dans ce contexte que le groupe IRC (Innovation et Recherche en Cybersécurité) de la R&D d’EDF a la charge d’étudier, développer et proposer des solutions de sécurité pour le domaine industriel aux différentes directions métiers d’EDF. Le groupe IRC maintient et développe ses compétences en sécurité des systèmes d’information par les études et expérimentations qu’il réalise ainsi que par une veille technologique constante

**Objectifs et contenu du stage**:
La technologie FPGA présente plusieurs avantages par rapport à des processeurs classiques, en particulier celui d’être reprogrammable. Cette caractéristique est très utile en cas de découverte d’une vulnérabilité sur un processeur, et permet de réduire l’adhérence au matériel.
On trouve dans la littérature plusieurs exemples d’attaques, telles que les « long wires » : des fuites d’information par le biais de canaux auxiliaires, causées par un défaut d’implémentation matérielle. Des données sensibles peuvent aussi être interceptées par un composant matériel malveillant introduit sur une carte (trojan matériel).

Dans le cadre des analyses de sécurité réalisées par la R&D d’EDF sur différentes architectures matérielles, l’objectif du stage est de concevoir une méthodologie d’audit de sécurité des cartes FPGA, sur plusieurs implémentations de constructeurs.
Le stagiaire sera amené à programmer une carte FPGA et mettre en place plusieurs attaques matérielles, notamment par canaux auxiliaires grâce à une plateforme ChipWhisperer.
Le stage pourra s’organiser de la façon suivante:

- Faire un état de l’art sur les risques cyber auxquels sont exposées les cartes FPGA, ainsi que les mécanismes de protection associés,
- Comparer les différentes implémentations de ces mécanismes sur plusieurs modèles de cartes par différents constructeurs,
- Proposer une méthodologie d’audit des cartes, et les outils nécessaires à cette fin,
- Prendre en main une carte FPGA et évaluer ses mécanismes de sécurité (attaques matérielles, audit de configuration ),
- Documenter l’ensemble des travaux pour faciliter la continuité des travaux sur ce sujet.
- Lieu du stage : EDF R&D, 7 boulevard gaspard Monge, 91120 -PALAISEAU
- Durée : 6 mois
- Rémunération : à préciser suivant la formation

**Profil souhaité**:
Formation : Bac +5 uniquement : école ingénieur ou de Master en informatique, avec une spécialisation en sécurité.

Compétences requises : Connaissances des systèmes GNU/Linux ;
- Connaissances en programmation VHDL et sur carte FPGA ;
- Connaissances en électronique ;
- Connaissances en sécurité informatique et matérielle ;

Qualités recherchées:

- Grande autonomie et force de proposition ;
- Capacité d’adaptation ;
- Esprit critique et de synthèse ;
- Esprit d’équipe ;
- Ouverture sur de nouvelles problématiques.