Intern Design Verification Engineer

Stage Ingénieur Design et vérification de circuits digitaux pour la génération automatique de réseaux sur puce Sujet : Design et vérification d’un composant digital hautement configurable pour réseaux sur puce, ainsi que développement des éléments logiciels et matériels permettant l’optimisation de sa couverture de test. En Bref : Mots clefs : IC Design, CPU Architecture, Network on Chip, IC Verification, UVM, modeling, Scala. Compétences : double compétence en développement logiciel et circuits intégrés. Informations pratiques :Localisation : Sophia Antipolis, FranceDurée : 6 moisDébut : 2025Rémunération : OuiNiveau d’étude : Bac + 5Possibilité d’embauche à l’issue du stage : Oui. Compétences acquises en fin de stage : Développement logiciel complexe sur la base des derniers langages de programmation. Programmation fonctionnelle et orientée objet. Design digital de circuits complexes hautement configurables. Vérification des circuits digitaux sur la base des standards de l’industrie, et mise en place de méthodes innovantes et logicielles pour faciliter la couverture de test. Architecture des réseaux d’interconnections d’un système sur puce. Description Vous serez rattaché au pôle « Advanced Engineering » au sein du département RnD d’ARTHERIS. En collaboration avec les membres de l’équipe, vous concevrez un circuit digital hautement configurable permettant la génération automatique de Network On Chip, ainsi que son banc de test de vérification. Ensuite, vous développerez les éléments de librairie permettant d’optimiser la couverture de tests, et établirez une version de ce composant utilisant cette librairie comme démonstrateur. Le poste est basé à Sophia Antipolis. Vous intégrerez une équipe d’experts en développement logiciel et circuits intégrés au sein de la direction « Advanced Engineering » d’Arteris. Responsabilités: Design d’un composant digital complexe en langage de programmation. Développement de son banc de test de façon la plus automatique possible. Développement d’une librairie SW facilitant la couverture de test. Utilisation de cette librairie pour ce composant afin d’établir un démonstrateur pour les futurs composants. Profil recherché En dernière année d’une école d’ingénieurs ou d’un cursus universitaire de niveau Bac+5 avec une spécialisation en informatique et/ou microélectronique. Bon niveau académique en langage de programmation orienté objet et fonctionnel. Projet(s) en design de circuits intégrés déjà réalisés. Connaissance des bonnes pratiques de développement logiciel, d’outils de gestion de code (GIT) et d’outils de gestion des anomalies (JIRA) appréciée. Anglais courant recommandé. A propos d’Arteris Arteris est l'un des principaux fournisseurs d'IP système pour l'accélération du développement de systèmes sur puce (SoC) dans les systèmes électroniques d'aujourd'hui. La propriété intellectuelle d'interconnexion de réseaux sur puce (NoC) et la technologie d'automatisation de l'intégration des systèmes sur puce d’Arteris permettent d'accroître les performances des produits tout en réduisant la consommation d'énergie et en accélérant la mise sur le marché. Avec plus de 250 employés, un siège dans la Silicon Valley et des bureaux dans le monde entier, nous sommes un catalyseur de l'innovation SoC pour que les entreprises, des startups aux plus grands leaders du marché technologique, puissent créer efficacement de nouveaux produits avec une flexibilité et une facilité de connectivité éprouvées. Pour en savoir plus, consultez www.arteris.com. #J-18808-Ljbffr