Ingénieur R&D ASIC — Architecture, RTL
Il y a 3 jours
France
Capgemini
Temps plein
60 000 € - 95 000 € Contrat
Gratuit avec email ou Google
Enregistrez cette offre et organisez votre recherche
Créez un compte gratuit pour enregistrer des offres d'emploi, créer des alertes et revenir à cette liste depuis votre tableau de bord.
Gratuit avec email ou Google
En continuant, vous acceptez nos Conditions d’utilisation & Politique de confidentialité.
Capgemini Engineering recrute un ingénieur R&D ASIC pour définir des architectures et entraîner la vérification RTL, UVM et DFT sur des blocs ASIC complexes. Vous participerez à l’implémentation et au test jusqu’au GDSII, en collaboration avec les équipes EDA et les clients.
Le poste vise des profils Bac+5 en microélectronique, avec expérience potentielle ou niveaux débutant à expert, et une capacité à évoluer sur des projets multicœurs et multi-technologies.