Doctorant en microélectronique

Contexte :

Les attaques physiques par rayons X constitue une menace émergente pour les circuits sécurisés: elles peuvent être menées à distance, sans contact, et surtout alors que le dispositif est hors tension, ce qui rend inopérants les mécanismes de détection logiciels ou d’alerte classiques.

Le projet ANR GALAXI (Global and Local Advanced Attacks through X-Ray Irradiation), coordonné par TIMA et réunissant CEA-Leti, SIMaP, LCIS, LabHC et Mines Saint-Étienne, étudie les effets de ces attaques par rayons X sur les circuits sécurisés, seules ou combinées à d’autres vecteurs physiques (laser, électromagnétique, thermique, canaux auxiliaires). Le LCIS co-dirige avec TIMA le work package consacré à la détection et aux contre-mesures (WP3), dans le cadre duquel s’inscrit cette thèse.

Objectifs:

Cette thèse vise à concevoir des capteurs et des contre-mesures robustes contre les attaques par rayons X et les attaques multimodales, le travail portera sur deux axes:

• (1) la conception et l’évaluation de capteurs capables de détecter une exposition aux rayons X et des attaques combinées, y compris lorsque le dispositif est hors tension, en explorant des structures sensibles à la dose totale ionisante (TID) ou au laser (structures PUF-like, capteurs à fuite), avec des mécanismes de mémorisation et de signalisation d’une attaque survenue hors tension, exploitables au redémarrage
• (2) l’évaluation des contre-mesures existantes (masquage, dissimulation, redondance) face à ces attaques combinées, et la conception de nouvelles contre-mesures résistantes aux effets transitoires et permanents, prototypées et validées sur FPGA.

Méthodologie :

1. Étude bibliographique des mécanismes physiques des attaques par rayons X et de leurs effets sur les composants électroniques (dose totale ionisante, charges piégées dans l’oxyde, dégradation paramétrique).

2. Conception et évaluation de capteurs de détection des attaques par rayons X et des attaques multimodales, fonctionnels y compris hors tension.

3. Développement de mécanismes de mémorisation et de signalisation d’une attaque survenue hors tension, exploitables au redémarrage du dispositif.

4. Évaluation expérimentale des contre-mesures existantes (masquage, dissimulation, redondance) face aux attaques combinées.

5. Conception, prototypage sur FPGA et validation expérimentale de nouvelles contre-mesures robustes, en s’appuyant sur des structures ASIC issues des projets POP et PEPR Arsène.

Niveau minimum requis Bac + 5:Master 2 / Diplôme d'Ingénieur en Électronique, Sécurité des systèmes embarqués ou Microélectronique

Compétences:

• Conception numérique et prototypage sur FPGA (VHDL/Verilog)
• Sécurité matérielle: attaques physiques, injection de fautes, canaux auxiliaires
• Notions d’électronique et de physique des composants (semi-conducteurs, dispositifs MOS)
• Excellent niveau d'anglais aussi bien à l'oral qu'à l'écrit