ASIC R&D Engineer – RTL/DFT
Il y a 3 jours
Blagnac, Occitanie, France
Capgemini
Temps plein
65 000 € - 95 000 €/an
Gratuit avec email ou Google
Enregistrez cette offre et organisez votre recherche
Créez un compte gratuit pour enregistrer des offres d'emploi, créer des alertes et revenir à cette liste depuis votre tableau de bord.
Gratuit avec email ou Google
En continuant, vous acceptez nos Conditions d’utilisation & Politique de confidentialité.
Capgemini Engineering Blagnac recherche un ingénieur R&D ASIC expérimenté pour définir et spécifier des architectures ASIC, et modéliser des blocs RTL (VHDL/Verilog). Vous réaliserez la vérification (UVM), l’implémentation DFT/ATPG et le design physique jusqu’au GDSII, en collaboration avec les équipes hardware et software. Des projets sur des nœuds avancés (3nm/18A) et des opportunités de télétravail et de formation accompagnent ce poste.