Stage Vérification UVM ASIC/FPGA à Aix-en-Provence

Il y a 4 jours

AixenProvence, Provence-Alpes-Côte d'Azur, France ELSYS Design SA Temps plein 59 000 € - 72 000 € Contrat

ELSYS Design SA recherche un stagiaire en vérification ASIC/SoC pour Aix-en-Provence. Vous travaillerez avec l’équipe sur SystemVerilog, UVM et la mise en place d’environnements de simulation connectant le DUT via des interfaces, et sur le développement des tests et de la couverture.

Le stage se déroule dans nos locaux à Aix et durera au moins 6 mois, avec des opportunités d’appliquer des connaissances en VHDL/Verilog et en programmation orientée objet dans un contexte hardware/software.