Stage-environnement de Vérification Uvm Pour Cible
il y a 6 heures
Pour faire face au défi que constitue la vérification d’ASIC/SoC toujours plus complexes, l’industrie du semi-conducteur converge vers l’adoption universelle d’une méthodologie de vérification baptisée UVM. Cette méthodologie favorise la modularité, la réutilisabilité et l’extensibilité. Elle se base sur des techniques résumées sous les termes de « programmation orientée objet », « Self-Checking Verification Environment », « Constraint Random Tests» et « Coverage/Metric Driven Verification ».
Lors de votre stage, vos principales missions seront donc les suivantes :
Etudier et comprendre le langage SystemVerilog et la méthodologie UVM
Mise en place de l'environnement de simulation UVM permettant de se connecter au Design Under Test via des interfaces.
Mise en place du modèle de vérification du DUT.
Mise en place de tests aléatoires contraints et du modèle de couvertures du DUT. (functional coverage / code coverage)
La vérification a l'avantage d'associer les domaines du développement software et hardware. En plus d'acquérir une bonne maîtrise de la programmation objet basée sur la bibliothèque UVM, ce stage vous permettra de développer une vision globale de la réalisation d'un système hardware et en particulier une bonne connaissance des erreurs classiques en design.
Vous êtes en 3ème année de cycle ingénieur en option Micro-Electronique, et vous avez déjà des connaissances acquises en cours ou en TP sur les langages VHDL / Verilog / SystemVerilog, C/C++. Vous avez aussi des bases solides en simulations / testbench au niveau IP et/ou Top Level.
Dynamique, passionné(e) et motivé(e), vous êtes en quête de défis techniques.
Le stage se déroulera dans nos locaux de Sophia Antipolis et aura une durée mínimale de 6 mois.
-
Alternance-environnement de Vérification Uvm Pour
il y a 6 heures
Vallauris, France Elsys Design Temps pleinPour faire face au défi que constitue la vérification d’ASIC/SoC toujours plus complexes, l’industrie du semi-conducteur converge vers l’adoption universelle d’une méthodologie de vérification baptisée UVM. Cette méthodologie favorise la modularité, la réutilisabilité et l’extensibilité. Elle se base sur des techniques résumées sous les...
-
Ingénieur en Vérification UVM pour cible ASIC
il y a 4 jours
Vallauris, Provence-Alpes-Côte d'Azur, France ELSYS DESIGN Temps pleinNous recherchons un ingénieur en microélectronique, justifiant d'une première expérience réussie en vérification au niveau IP ou system (top level) de SoC.Voici l'ensemble de vos responsabilités :Capacité à rédiger et critiquer des plans de vérification précis et faciles à réutiliser.Expertise avancée dans le développement de code...
-
Responsable Vérification Uvm
il y a 2 semaines
Vallauris, France ELSYS Design Temps plein**Offre en Télétravail partiel (06220 Vallauris)** **L'entreprise**: **ELSYS Design** commence par l'histoire de deux ingénieurs électroniques qui ont choisi de constituer une équipe de passionnés ! Cette équipe oeuvre dans 3 métiers : la **micro-électronique** (FPGA, ASIC), la **conception de carte,** et le **logiciel embarqué **(linux,...
-
Ingénieur en Vérification Uvm pour Cible Asic
il y a 1 semaine
Vallauris, France ELSYS Design Temps pleinNous recherchons un ingénieur en microélectronique, justifiant d'une première expérience réussie en vérification au niveau IP ou system (top level) de SoC. Voici l'ensemble de vos responsabilités : Capacité à rédiger et critiquer des plans de vérification précis et faciles à réutiliser. Expertise avancée dans le développement de code...
-
Ingénieur en Vérification Uvm pour Cible Asic
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinNous recherchons un ingénieur en microélectronique, justifiant d'une première expérience réussie en vérification au niveau IP ou system (top level) de SoC. Voici l'ensemble de vos responsabilités : - Capacité à rédiger et critiquer des plans de vérification précis et faciles à réutiliser. - Expertise avancée dans le développement de code...
-
Stage-Vérification d'Ips Digitales pour Cible Asic
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinPour faire face au défi que constitue la vérification d'ASIC/SoC toujours plus complexes, l'industrie du semi-conducteur converge vers l'adoption universelle d'une méthodologie de vérification baptisée UVM. Cette méthodologie favorise la modularité, la réutilisabilité et l'extensibilité. Elle se base sur des techniques résumées sous les termes de...
-
Stage-vérification D'ips Digitales Pour Cible Asic/soc/fpga
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinPour faire face au défi que constitue la vérification d’ASIC/SoC toujours plus complexes, l’industrie du semi-conducteur converge vers l’adoption universelle d’une méthodologie de vérification baptisée UVM. Cette méthodologie favorise la modularité, la réutilisabilité et l’extensibilité. Elle se base sur des techniques résumées sous les...
-
Stage-conception D’un Environnement de
il y a 2 jours
Vallauris, France Elsys Design Temps pleinPour faire face au défi que constitue la vérification d’ASIC/SoC toujours plus complexes, l’industrie du semi-conducteur converge vers l’adoption universelle d’une méthodologie de vérification baptisée UVM. Cette méthodologie favorise la modularité, la réutilisabilité et l’extensibilité. Elle se base sur des techniques résumées sous...
-
Ingénieur Vérification UVM SoC – FPGA/ASIC
il y a 1 semaine
Vallauris, France ELSYS Design Temps pleinUne entreprise spécialisée en micro-électronique recherche un ingénieur en microélectronique avec une expérience en vérification de code RTL, utilisant la méthodologie UVM. Les candidats doivent maîtriser System Verilog, avoir des compétences en langages de script et en C/C++, et être à l'aise en anglais. Ce poste offre des avantages tels que des...
-
Ingénieur Vérification Soc H/F
il y a 1 semaine
Vallauris, France Elsys Design Temps pleinDans le cadre de 2 nouveaux projets automobiles pour des futures systèmes autonomes et connectés, la mission consiste à prendre en charge la vérification bloc/top level de SoC complexes : Les principaux objectifs des postes sont : - Analyse de l'architecture - Rédiger la plan de vérification bloc (PCIx, DMA, HSM, PMU) - Rédiger les plans de test -...
