Stage : Verification SOC Sv/uvm
il y a 2 jours
Dans le cadre de ces collaborations clients, vous interviendrez sur le développement d’agents UVM (Drivers/Monitors) à intégrer dans l’environnement de test de certains périphériques (IP) de ces SoC. Vous serez encadré par un tuteur technique et notre équipe composée d’ingénieurs expérimentés dans chacun des domaines de compétence.
**Le stage se déroulera en plusieurs étapes**:
- Montée en compétences sur l’état de l’art des méthodologies SV/UVM, training complet et approfondi.
- Prise en main de l’environnement global de développement (simulation et preuve formelle)
- Mise en place d’un flot de qualification de bench (outil Certitude de Synopsys) afin d’analyser la qualité des environnements de vérification existants (au niveau IP et SOC).
- Analyse des résultats afin d’identifier les « trous » de vérifications.
- Mise à jour de l’environnement de vérification (tests, checkers) afin de combler les « trous » identifiés.
Ce sujet s’adresse donc à des personnes désirant améliorer leurs compétences dans le domaine de l’électronique embarqué sur les aspects:
- Vérification de SoC
- Environnements de simulation
- Environnements de preuve formelle
- Mise en œuvre de blocs fonctionnels en SystemVerilog
- Développement de scénarios de simulation en UVM
- Analyse des chronogrammes de simulation
- Mise en œuvre de code C dans l’élaboration des Test Cases de simulation
**Technologies utilisées**:
- Environnement de simulation (Cadence Xcelium, IMC)
- SoC, Verilog, VHDL, System Verilog, C
- Interfaces telles que AXI, AHB, APB, I²C, SPI, DDR, DMA,
Vous êtes en 3e année de cycle ingénieur ou dernière année de Master.
**Compétences requises**: Langage VHDL/verilog/SystemVerilog, connaissance des ASIC/FPGA, langage C, esprit de synthèse, autonomie et rigueur. Vous rédigez aisément en anglais (documentation technique et manuel utilisateur).
Ce stage conventionné est rémunéré.
La mission peut être réalisée dans le cadre d’une année de césure ou d’un stage de fin d’études.
**Lieu**: Agence ELSYS Design à Rennes
**Les principales compétences acquises seront**:
- Verification System On Chip (HW/FW)
- Méthodologies SV/UVM
- Travail en mode projet
- Cycle de développement en V
- Rédaction documentaire
-
Stage : Conception de Vip - Verification SOC Sv/uvm
il y a 2 jours
35510 Cesson-Sévigné, France Elsys Design Temps pleinDans le cadre de ces collaborations clients, vous interviendrez sur le développement d’agents UVM (Drivers/Monitors) à intégrer dans l’environnement de test de certains périphériques (IP) de ces SoC. Vous serez encadré par un tuteur technique et notre équipe composée d’ingénieurs expérimentés dans chacun des domaines de compétence. **Le...
-
Stage : Design & Verification Sv/uvm D’une
il y a 2 jours
35510 Cesson-Sévigné, France Elsys Design Temps plein**Contexte**: ELSYS Design est amené à mettre en œuvre pour ses clients des IPs (intellectual Property) qui permettent de réaliser des interfaces, des traitements ou des bridges au sein des composants FPGA. L’objectif pour ELSYS Design cette année est de concevoir un framework SoC (System On Chip) modulable à base de RISC-V sur cible FPGA permettant...
-
Tech Lead Vérification SV/UVM: Leader SoC
il y a 4 jours
Cesson-Sévigné, France Elsys Design Temps pleinUne entreprise technologique recherche un Ingénieur Tech Lead en Vérification SV/UVM pour diriger des projets de vérification dans le domaine des semi-conducteurs. Vous serez responsable de la qualité des livrables, de la gestion des plannings et de l'encadrement technique d'une équipe d'ingénieurs. Le candidat idéal possède une solide expérience en...
-
STAGE : Vérification SoC/FPGA - SV/UVM vs. CocoTb
il y a 2 semaines
Cesson-Sévigné, Bretagne, France ELSYS DESIGN Temps pleindu sujetELSYS Design participe actuellement à plusieurs projets de Vérification de moduleSystem On Chip (SoC) pour ses clients dans divers secteurs (Automobile, IoT, Aéronautique).Dans le cadre de l'évolution des pratiques de vérification, notre équipe Métier souhaite évaluer l'efficacité et la pertinence de différentes méthodologies de...
-
Ingénieur Tech Lead en Vérification SV/UVM H/F
il y a 5 jours
Cesson-Sévigné, France Elsys Design Temps pleinIngénieur Tech Lead en Vérification SV/UVM H/F Notre communauté d’ingénieurs dédiée à la vérification des produits SoC de nos clients est en forte croissance. ELSYS Design recherche donc un ingénieur pour prendre le lead technique sur la vérification d'une nouvelle game de produit (semi-conducteurs) d'un de nos clients stratégiques. Votre rôle...
-
Ingénieur Tech Lead en Vérification SV
il y a 4 jours
Cesson-Sévigné, France ELSYS Design Temps pleinNotre communauté d’ingénieurs dédiée à la vérification des produits SoC de nos clients est en forte croissance. ELSYS Design recherche donc un ingénieur pour prendre le lead technique sur la vérification d'une nouvelle gamme de produit (semi-conducteurs) d'un de nos clients stratégiques. Votre rôle Interface technique privilégiée de nos clients...
-
Ingénieur Tech Lead en Vérification SV/UVM
il y a 5 jours
Cesson-Sévigné, Bretagne, France ELSYS DESIGN Temps pleinNotre communauté d'ingénieurs dédiée à la vérification des produits SoC de nos clients est en forte croissance. ELSYS Design recherche donc un ingénieur pour prendre le lead technique sur la vérification d'une nouvelle game de produit (semi-conducteurs) d'un de nos clients stratégiques.Votre rôle : Interface technique privilégiée de nos clients &...
-
Ingénieur Tech Lead en Vérification Sv
il y a 7 jours
Cesson-Sévigné, France Elsys Design Temps pleinNotre communauté d'ingénieurs dédiée à la vérification des produits SoC de nos clients est en forte croissance. ELSYS Design recherche donc un ingénieur pour prendre le lead technique sur la vérification d'une nouvelle game de produit (semi-conducteurs) d'un de nos clients stratégiques. Votre rôle : Interface technique privilégiée de nos clients...
-
Ingénieur Vérification SoC/FPGA
il y a 3 jours
Cesson-Sévigné, Bretagne, France ELSYS DESIGN Temps pleinContexte et lieu de mission : ELSYS Design recherche un ingénieur en vérification de circuit intégré numérique afin de renforcer son pôle de compétences en place à Cesson-Sévigné (35). Dans ce contexte, vous participerez à la vérification et validation de projets (dirigés et UVM) sur SoC/FPGA. Salaire compris entre 35 et 50K€.Environnement :...
-
[CONTRACT] UVM Verification Engineer
il y a 2 semaines
Cesson-Sévigné, France microTECH Global Ltd Temps pleinJob Description Job Title: UVM Verification Engineer Location: France/Remote Duration: 6 months initial Start Date: ASAP A client based in France is looking for a UVM verification Engineer, this will be for an initial 6 month contract with extensions. The role can be performed remotely but any on-site would be welcomed. The successful Verification engineer...
