CDD - Ingénieur validations et démonstrateurs ASICs

La réalisation de prototypes ASICs implique plusieurs étapes de mise en œuvre du circuit, de la validation fonctionnelle à la démonstration applicative. La préparation de ces démonstrations doit être anticipée dès la conception, afin de prendre en compte les différents modes de fonctionnement et de test, et de définir des scénarios de démonstration. Le laboratoire développant des solutions d’edge IA intégrant tout ou partie de fonctions réalisées sur ASIC, les démonstrateurs doivent également permettre d’intégrer des briques d’intelligence artificielle et de supporter les flux d’apprentissage et d’inférence. Le laboratoire souhaite aujourd’hui renforcer son équipe avec un profil en conception d’électronique embarquée et d’instrumentation. L’objectif du poste est de sécuriser les étapes de conception et de validation fonctionnelle des ASICs, tout en facilitant le développement de démonstrateurs applicatifs, grâce à une approche fondée sur des plateformes modulaires et adaptables. Intégré à une équipe d’architectes spécialisés en circuits mixtes à dominante analogique, vous contribuerez à développer les moyens de caractériser les circuits dans des conditions proches de leur application finale, à anticiper les besoins de validation dès la conception et à concevoir et réaliser les premiers démonstrateurs en vue du transfert technologique. Missions dans le poste En interaction avec les architectes et concepteurs du laboratoire, vous :
• Etudiez les pratiques de tests et de démonstrations utilisées jusqu’ici,
• Etudiez et sélectionnez une solution FPGA adéquate, pouvant supporter aussi bien les phases de pré-validation avant silicium que le test fonctionnel de l’ASIC fabriqué, et le développement d’une petite démonstration,
• Développez les briques hardware et software composant la plateforme de test et démonstration, permettant de mettre en commun des scripts de validation compatibles entre les environnements de simulations et les environnements de tests,
• Réalisez la caractérisation d’ASICS conçus dans le laboratoire, avec le support des architectes et concepteurs impliqués,
• Réalisez les démonstrateurs pour d’ASICS conçus dans le laboratoire, avec le support des architectes et concepteurs impliqués. Profil du candidat V ous êtes ingénieur(e) en électronique mixte embarquée, avec des compétences en conception FPGA et un intérêt pour le scripting et la programmation orientée objet. Vous disposez d’une expérience en instrumentation et de notions en conception de circuits intégrés. Vous êtes intéressé(e) par la validation expérimentale, la compréhension fine des phénomènes observés, et vous souhaitez contribuer à l’intégration de traitements fondés sur l’intelligence artificielle. Compétences requises :
• VHDL
• Python/Matlab
• C/C++
• Implementation et utilisation FPGA
• Conception analogique
• Bases conception intégrée Vous avez encore un doute ? Nous vous proposons :
• Un écosystème de recherche à la pointe, unique en son genre et dédié à des thématiques à fort enjeu sociétal,
• Une expérience sur une thématique à la pointe de l’innovation, comportant un fort potentiel de développement industriel,
• Des activités porteuses dans un contexte économique favorable,
• Un poste au cœur de la métropole grenobloise, facilement accessible via la mobilité douce favorisée par le CEA,
• Des formations pour développer ou renforcer vos compétences,
• Un équilibre vie privée – vie professionnelle reconnu,
• L’accès à une épargne abondée par le CEA,
• Une rémunération selon vos diplômes et votre expérience,
• Un CSE actif en termes de loisirs et d’activités extra-professionnelles,
• Des restaurants d’entreprise
• Une politique diversité et inclusion. Nous avons hâte de vous accueillir dans notre équipe Conformément aux engagements pris par le CEA en faveur de l'intégration des personnes handicapées, cet emploi est ouvert à toutes et à tous. Le CEA propose des aménagements et/ou des possibilités d'organisation pour l'inclusion des travailleurs handicapés. Localisation du poste Site Grenoble Localisation du poste France, Auvergne-Rhône-Alpes, Isère (38) Ville Grenoble Critères candidat Formation recommandée Master 2/Ingénieur Demandeur Disponibilité du poste 01/12/2026