Stage Projet de fin d’études – Spécialisation Microélectronique Numérique Conception d’un sous module sein d’un projet de développement d’un préprocesseur pour capture d’image

Our Company Créée en 2003, Allegro DVT est une entreprise internationale en forte croissance. Son expertise est mondialement reconnue dans le domaine de la vidéo numérique sur le marché des semi-conducteurs. Les équipes sont basées en France, en Chine, aux Etats-Unis, à Chypre, en Arménie et au Royaume-Uni. Le savoir-faire d’Allegro DVT est notamment présent dans les caméras de voitures, les jeux vidéo, les téléphones portables, les montres connectées, les caméras de surveillance, etc… Les acteurs majeurs de la micro-électronique, de l’industrie automobile et les acteurs dans le secteur de diffusion et streaming vidéo comptent parmi ses clients. Ses produits sont des leviers d’attractivité pour les marchés émergents tels que l’IA, les véhicules autonomes, la robotique et la santé. Chez Allegro DVT vous trouverez des projets innovants, variés et passionnants Contexte Allegro DVT développe des solutions d’encodage vidéo temps réel basées sur un ou plusieurs cœurs d’encodage matériels (pour ASIC), pilotés par un logiciel de contrôle. L’architecture matérielle et logicielle est basée sur des algorithmes développés en interne, qui permettent d’optimiser à la fois la qualité vidéo, la performance, la consommation et le coût silicium. Ces solutions “IPs” d’encodage vidéo d’Allegro DVT sont reconnues dans le monde de la vidéo numérique pour leur qualité vidéo associée à une taille optimisée sur silicium. Une des forces d’Allegro DVT est le support de l’ensemble des différents standards de vidéo compression depuis le MEPG2/H.262 jusqu’aux derniers standards VVC/H.266, AV1 et AV2. Pour répondre à des demandes du marché, Allegro DVT prépare un préprocesseur pour la capture d’image (ISP) intégrable avec les autre IP d’Allegro DVT. Ce préprocesseur comporte différentes fonctions, pixel correction, white balane, RAW bayer conversion, statistique engine, linéarisation … Job Tasks Conception RTL d’un sous-module de préprocesseur ISP sur la base d’un modèle C de référence développé par un architecte SW d’Allegro DVT. Ce stage abordera les différentes étapes de développement d’un nouveau bloc IP numérique :
• Compréhension du modèle C de et du codeur de référence en C++,
• Étude des architectures possible pour implémenter la fonction,
• Implémentation RTL et synthèse,
• Validation unitaire de l’implémentation,
• Support à l’équipe qui intègre le sous-module dans le produit complet. Le projet est réalisé conjointement par les équipes Hardware (HW) et Software (SW), en s’appuyant sur le flot de développement ASIC de l’entreprise et sur une combinaison d’outils EDA conventionnels et de technologies d’IA agentique. Profile Nous recherchons des étudiant(e)s en dernière année d’école d’ingénieurs spécialisation électronique numérique intéressé(e)s par l’encodage vidéo et les systèmes sur puce, avec la spécialisation microélectronique.
• Maîtrise du design RTL en VHDL/SystemVerilog,
• Bonne connaissance du langage C/C++. Informations pratiques Stage basé à Montbonnot-Saint-Martin (Inovallée) accessible avec le bus C1. Rémunération : 1.200 € bruts mensuels + chèques déjeuners 9,5 €/jour avec prise en charge de 60% par l’employeur + remboursement 50% des transports en commun. Pour plus d’informations ou pour postuler à ce stage, veuillez SVP adresser votre CV à hr@allegrodvt.com Send an application for this job Mr. Mrs. Other By submitting this form, I accept that the information it collects be used in accordance with our Privacy Policy.