Capgemini Engineering_Ingénieure/Ingénieur R&D ASIC
Il y a 3 heures
Paris, Ile-de-France
JobLeads
Temps plein
Gratuit avec email ou Google
Enregistrez cette offre et organisez votre recherche
Créez un compte gratuit pour enregistrer des offres d'emploi, créer des alertes et revenir à cette liste depuis votre tableau de bord.
Gratuit avec email ou Google
En continuant, vous acceptez nos Conditions d’utilisation & Politique de confidentialité.
Vos Missions
L’objectif est de développer nos compétences pointues en semi‑conducteur en Europe, afin de répondre aux besoins de nos clients mondiaux sur des nœuds technologiques à l’état de l’art (3nm, 18A).
- Définition et spécification d'architectures d’ASIC (Fonctionnelle et Testabilité)
- Modélisation en RTL (VHDL, Verilog) avec une emphase sur la conception de modules ASIC.
- Vérification de la modélisation dans un environnement ASIC (UVM, …)
- Implémentation & simulation du Design For Test (DFT, ATPG)
- Design physique du circuit jusqu’au GDSII (Synthèse, Placement, Routage, DRC, LVS)
Votre Profil
- Expérience sur des ASICs, MPU, MCU ou FPGA embarquant les ISA ou fonctionnalités suivantes (ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C …)
- Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM)
- Conception de module RTL (IP) et intégration/création de Top
- Vérification virtuelle de modules et d'ASIC Top (RTL & timings – C, C++, UVM)
- Design for Test (DFT), implementation, generation, simulation, debug des patterns ATPG
Benefits
- Télétravail en France et à l’international, accord d’égalité professionnelle et équilibre des temps
- Certifications et formations en libre accès durant l’intégration (9 mois) et tout au long de la carrière
- Plan d’actionnariat, activités à tarifs préférentiels, remboursement partiel vacances, remboursement d’abonnement sportif ou culturel