CDI - Ingénieur vérification numérique expérimenté - Division Imaging (F/H)

Description du poste

Êtes-vous le/la candidat(e) idéal(e) pour cette opportunité ? Assurez-vous de lire la description complète ci-dessous.

Vous intègrerez une équipe dynamique et engagée responsable de la vérification de la partie numérique de nos circuits mixtes. Vous travaillerez sur une large gamme de circuits intégrés destinées à la conception de produits grand publique iconiques, pour des clients parmi les plus exigeants de l’industrie de la high-tech.

Responsabilités

• 
  
• Définir la stratégie de vérification et participer à son amélioration continue
  
• Rédiger le plan de vérification matériel au niveau IP, SOC et système, incluant la partie logicielle, en collaborant avec nos équipes d’architectures et de conceptions
  
• Exécuter le plan de vérification
  
• Développer et maintenir les environnements de vérification
  
• Développer et maintenir les tests et non-régressions
  
• Développer, analyser et assurer la clôture des différentes métriques de couverture
  
• Participer aux revues d’étapes de la conception
  
• Fournir les rapports et évidences de vérification
  

Vous serez le garant de la conformité de nos circuits vis-à-vis de leurs spécifications ainsi que de leur qualité, en interne et face à nos clients.

Profil recherché

• 
  
• Êtes curieux, ouvert d’esprit et vous aimez avant tout le travail en équipe
  
• Êtes désireux d’évoluer dans un environnement international complexe et enrichissant
  
• Aimez les définis, l’exigence et l’engagement
  
• Avez de très bonnes capacités de communication écrites et orales, en français et en anglais
  

Compétences techniques

• 
  
• Vous avez au moins 10 ans d’expérience en vérification fonctionnelle de circuits intégrés numériques au niveau IP ou SOC. Une expérience en vérification de circuits mixtes serait un vrai avantage
  
• Maitrisez les méthodologies de vérification xwjxdcb dites CDV/CRV (Constrained/Coverage Driven Verification)
  
• Maitrisez la programmation objet
  
• Maitrisez le langage SystemVerilog, ses assertions (SVA) et la librairie UVM (Universal Verification Methodology)
  
• Maitrisez les techniques de vérification fonctionnelles formelles
  
• Êtes confortable avec un ou plusieurs langages d’automatisation tels que Python, Shell, TCL, etc.
  
• Avez une bonne connaissance du RTL et des langages de description matériel HDL (VHDL/Verilog)
  
• Maitrisez au moins une des principales plates-formes de vérification EDA