Stage - Ingénieur R&D : Etude vérification d'un ASIC en méthodologie UVM (F/H/X)
il y a 2 semaines
Bienvenue chez Eviden, acteur clé du numérique de prochaine génération et leader mondial du cloud, du calcul avancé et de la sécurité
Eviden opère dans tous les secteurs d’activités, et fait rayonner son expertise sur l’ensemble du continuum numérique.
Nous rejoindre, c’est à la fois une opportunité exaltante de contribuer au futur de la tech et d’agir pour le bien commun, tout en bénéficiant d’un environnement équitable et inclusif, entouré d’experts de haut niveau
Aujourd’hui, et pour les générations à venir, ouvrons le champ des possibles.
Vous êtes curieux, inventif et audacieux ? Rejoignez la #TeamEviden
Le département ASIC d’EVIDEN-BULL œuvre à la réalisation de circuits destinés aux serveurs et aux supercalculateurs conçus et vendus par EVIDEN. Ce marché est en pleine expansion et en tant que leader européen dans ce domaine, nous nous devons d’être irréprochable dans la qualité de nos produits. Ainsi, les équipes Vérification veillent à la validation et au respect des spécifications en utilisant les outils et les méthodologies les plus avancés.
Cela entraîne par conséquent une perpétuelle amélioration et adaptation de nos modèles de simulation, qui nous amène aujourd’hui à proposer un stage sur la réalisation d’un module de contournement PCIe, adapte au formalisme/API d’une VIP PCIe commerciale.
Missions :
Ainsi, au sein de notre équipe Vérification des Clayes-Sous-Bois, vous utiliserez le langage System Verilog et la méthodologie UVM afin de mettre en place un system de contournement PCIe complexes dont nos futurs environnements bénéficieront.
Vous travaillerez en étroite collaboration avec les équipes de conception qui vous permettront d’acquérir d’une part, une bonne maîtrise de la programmation objet basé sur la bibliothèque UVM et d’autres part, d’obtenir une vision globale d'un système hardware et en particulier une bonne connaissance des erreurs classiques en design logique.
Vos principales missions seront les suivantes :
Etude bibliographique et prise de connaissance des protocole, IP et VIP PCIe ; Etude de la méthodologie SystemVerilog UVM ; Mise en place de l'environnement vérification UVM sur un ASIC réel utilisé comme exemple ; Mesure des critères de qualité du la vérification en couverture fonctionnelle.Profil :
Vous êtes en cours d'obtention de votre Bac + 5, Diplôme d'ingénieur ou cycle universitaire équivalent, avec une spécialisation en micro-électronique/conception de circuits intégrés/logiciel embarqué ; Vous parlez couramment anglais, ce qui vous permettra d’intervenir dans un environnement international ; Vous êtes motivé et autonome et aimez travailler en équipe ; Vous faîtes preuve de curiosité, d'autonomie et d'une capacité à finaliser un projet ;Rejoignez-nous Stage basé au Clayes-Sous-Bois.
Faire partie des pionniers d'Eviden, ça vous dit ?
C'est justement cette audace et cette curiosité qu'on recherche chez nos talents pour grandir ensemble, transformer des possibilités en réalité pour nos clients et façonner le futur de la Tech et de la société.
Chez Eviden, diversité, équité et inclusion sont au cœur de notre politique RH. Nos métiers sont tous ouverts aux personnes en situation de handicap et ce, quelle que soit la nature de celui-ci. Grâce à nos programmes qui soutiennent toutes les diversités, nos collaborateurs et collaboratrices sont pleinement impliqués pour faire vivre cette culture de l’inclusion. Rejoignez notre communauté
-
Stage - vérification asic méthodologie uvm (f/h/x)
il y a 5 jours
Les Clayes-sous-Bois, France EVIDEN Temps pleinQuelles sont les missions ?Le département ASIC d'EVIDEN-BULL oeuvre à la réalisation de circuits destinés aux serveurs et aux supercalculateurs conçus et vendus par EVIDEN. Ce marché est en pleine expansion et en tant que leader européen dans ce domaine, nous nous devons d'être irréprochable dans la qualité de nos produits. Ainsi, les équipes...
-
Stage - vérification asic méthodologie uvm (f/h/x) (Stage)
il y a 2 semaines
Les Clayes-sous-Bois, France EVIDEN Temps pleinPoste : Le département ASIC d'EVIDEN-BULL oeuvre à la réalisation de circuits destinés aux serveurs et aux supercalculateurs conçus et vendus par EVIDEN. Ce marché est en pleine expansion et en tant que leader européen dans ce domaine, nous nous devons d'être irréprochable dans la qualité de nos produits. Ainsi, les...
-
Ingénieur de vérification ASIC R&D
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinMissionL'ingénieur de vérification ASIC R&D est chargé de développer et de maintenir les environnements de vérification pour les circuits intégrés ASIC.ResponsabilitésAcquérir une connaissance approfondie de l'architecture et de la micro-architecture de l'ASIC en étudiant les spécifications et en interagissant avec les équipes...
-
Ingénieur en vérification d'ASIC R&D
il y a 3 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinIngénieur en vérification d'ASIC R&DMissionParticiper à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification UVM.Compétences requisesConnaissance de l'architecture et de la microarchitecture de l'ASICRédaction des...
-
Ingénieur de vérification ASIC R&D
il y a 3 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinMissions et responsabilitésL'ingénieur de vérification ASIC R&D est chargé de développer et de maintenir les environnements de vérification pour les circuits intégrés ASIC. Il travaille en étroite collaboration avec les équipes d'architecture et de design logique pour acquérir la connaissance de l'architecture et de la micro-architecture de...
-
Ingénieur de vérification ASIC R&D
il y a 3 semaines
Les Clayes-sous-Bois, Île-de-France Atos SE Temps pleinMissionNous recherchons un ingénieur de vérification ASIC R&D pour participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification UVM.ResponsabilitésAcquérir la connaissance de l'architecture et la microarchitecture de...
-
Ingénieur de vérification d'ASIC R&D
il y a 2 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinMissionNous recherchons un ingénieur de vérification d'ASIC R&D pour rejoindre notre équipe de développement de systèmes embarqués. Vous serez chargé de participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification...
-
Ingénieur R&D en méthodologie UVM
il y a 7 jours
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinMissionL'équipe Vérification de Eviden-Bull recherche un ingénieur R&D pour rejoindre son équipe de Clayes-Sous-Bois. Vous serez chargé de la réalisation d'un module de contournement PCIe adapté au formalisme/API d'une VIP PCIe commerciale.Compétences requisesMaîtrise de la programmation objet basée sur la bibliothèque UVMConnaissance...
-
Ingénieur de vérification ASIC R&D
il y a 3 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinIngénieur de vérification ASIC R&DMissionNous recherchons un ingénieur de vérification ASIC R&D pour rejoindre notre équipe de développement d'ASIC de types contrôleur réseau, routeur, contrôleur de cohérence de cache et processeur à destination des serveurs haut de gamme et haute performance Bull.ResponsabilitésAcquérir la connaissance de...
-
Ingénieur R&D en méthodologie UVM
il y a 2 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinMissionNous recherchons un ingénieur R&D pour rejoindre notre équipe de vérification des circuits intégrés. Vous serez chargé de la réalisation d'un module de contournement PCIe adapté au formalisme/API d'une VIP PCIe commerciale.Compétences requisesMaîtrise de la programmation objet basée sur la bibliothèque UVMConnaissance des erreurs...
-
Ingénieur de vérification ASIC R&D
il y a 1 mois
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinMissionL'objectif de ce poste est de participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification UVM.Compétences requisesExpérience concrète et réussie à la vérification de SoC/ASIC et IP complexesExpérience...
-
Ingénieur de vérification ASIC R&D
il y a 3 jours
Les Clayes-sous-Bois, Île-de-France Atos SE Temps pleinÀ propos de l'opportunitéNous sommes à la recherche d'un Ingénieur de vérification ASIC R&D pour rejoindre notre équipe de développement de systèmes de contrôle ASIC.Compétences requisesExpérience en vérification de SoC/ASIC et IP complexesConnaissance de la méthodologie de vérification UVMExpérience en développement d'environnements de...
-
Ingénieur Vérification ASIC
il y a 3 semaines
Les Clayes-sous-Bois, Île-de-France Atos SE Temps pleinDescription du poste Nous recherchons un Ingénieur Vérification ASIC pour rejoindre notre équipe de développement de systèmes intégrés. Vous serez responsable de la vérification de l'ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification UVM. ...
-
Ingénieur Vérification ASIC
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France Atos SE Temps pleinMissionL'objectif de ce poste est de participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification UVM.ResponsabilitésAcquérir la connaissance de l'architecture et la microarchitecture de l'ASIC en étudiant...
-
Ingénieur Vérification ASIC
il y a 3 semaines
Les Clayes-sous-Bois, Île-de-France Atos SE Temps pleinMissionL'objectif de ce poste est de participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification UVM.ResponsabilitésAcquérir la connaissance de l'architecture et la microarchitecture de l'ASIC en étudiant...
-
Ingénieur Vérification ASIC
il y a 3 semaines
Les Clayes-sous-Bois, Île-de-France Atos SE Temps pleinMissionL'objectif de ce poste est de participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification UVM.ResponsabilitésAcquérir la connaissance de l'architecture et la microarchitecture de l'ASIC en étudiant...
-
Ingénieur Vérification ASIC
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France Atos SE Temps pleinMissionL'objectif de ce poste est de participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification UVM.ResponsabilitésAcquérir la connaissance de l'architecture et la microarchitecture de l'ASIC en étudiant...
-
Ingénieur en vérification de circuits intégrés ASIC
il y a 4 semaines
Les Clayes-sous-Bois, Île-de-France Atos SE Temps pleinMissionL'objectif de ce poste est de participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification UVM.ResponsabilitésAcquérir la connaissance de l'architecture et la microarchitecture de l'ASIC en étudiant...
-
Ingénieur Vérification ASIC
il y a 6 jours
Les Clayes-sous-Bois, Île-de-France ATOS FRANCE Temps pleinMissionDans le cadre du développement d'ASIC de types contrôleur réseau, routeur, contrôleur de cohérence de cache et processeur à destination des serveurs haut de gamme et haute performance Bull, la mission consiste à participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle "Constraint-Random,...
-
Ingénieur R&D C++ H/F
il y a 3 semaines
Les Clayes-sous-Bois, Île-de-France Atos Temps pleinMissionNous recherchons un Ingénieur R&D C++ H/F pour participer à la vérification d'un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de vérification UVM.Compétences requisesConnaissance de l'architecture et de la microarchitecture de l'ASICRédaction des...