Ingénieur Vérification UVM Sénior SoC/ASIC – SystemVerilog

Il y a 6 jours

Valbonne, Provence-Alpes-Côte d'Azur, France Elsys Design Temps plein 40 000 € - 60 000 € Contrat
Une société d'ingénierie spécialisée cherche un ingénieur en microélectronique à Valbonne. Le candidat doit avoir une expérience en vérification de code RTL avec UVM et maîtriser System Verilog. Il sera responsable de rédiger des plans de vérification, développer des codes scalables, et créer des tests en C. Des compétences en communication et en automatisation de flux de travail sont requises. Rejoignez une équipe dynamique dans une ambiance humaine et bienveillante.