CDI - Senior SoC Digital Design Engineer – Digital Mixed-Signal IC F/H

Il y a 4 jours

Grenoble, Auvergne-Rhône-Alpes, France STMicroelectronics Temps plein 85 000 € - 120 000 €/an
Chez STMicroelectronics, nous sommes convaincus que la technologie est un moteur d’innovation et a un impact positif pour les entreprises, les personnes et la société.
En tant qu’acteur mondial des semiconducteurs, nos technologies de pointe et nos composants électroniques sont invisibles mais au cœur du monde d’aujourd’hui.
Rejoindre ST, c’est intégrer une entreprise internationale riche de plus de 115 nationalités, présente dans 40 pays, et rassemblant plus de 50 000 talents passionnés et engagés, tous unis par la volonté de créer et d’inventer la technologie de demain.
Innover demande bien plus que des compétences techniques : cela nécessite des personnes inspirantes, qui savent collaborer avec respect et enthousiasme. Des collaborateurs animés par la passion, prêts à remettre en question le statu quo, à faire avancer l’innovation et à révéler leur plein potentiel.
Venez vivre cette aventure avec nous et contribuez à construire un futur plus intelligent et plus durable, en alliant responsabilité et innovation.
Notre technologie commence avec vous.
A propos de vos missionsContribution à la définition de l'architecture et aux spécifications de conception numériquePilotage de l'équipe de conception numérique du projetAnalyse et Résolution des problèmes lors des phases d'exécution, validation et de mise en production du siliciumGestion des activités relatives au projet: rapports réguliers de l’état d'avancement des taches de l’équipe, gestion des priorités, participation aux jalons et revues de projet, collaboration avec les autres parties prenantes du projet (conception analogique, Verification numérique et mixte, implementation physique, Test/Engineering, validation, …)Interface avec le clientA propos de vousDiplômé.e d'une école d'ingénieur en microélectronique ou similaireAu moins 10 ans d'expérience en conception numérique pour circuits intégrés mixtesMaîtrise des étapes du flow de conception numérique (développement RTL en SystemVerilog/Verilog, LINT/CDC/RDC, synthese, STA, verification, …)Expérience avec les outils EDA (VC SPYGLASS, Xcelium, Genus, Primetime…)Bonne compréhension des environnements mixtes et des interfaces numérique/analogiqueConnaissance de la conception basse consommation (UPF) fortement appréciéeFamiliarité avec les flux de conception basés sur l'intégration continue / régression est un avantageCapacité à travailler dans des équipes pluridisciplinaires et internationalesTres bonnes compétences en communication et documentationAutonomie, rigueur et sens des responsabilitésEsprit proactif.ve et orienté.e solutionTrès bonne maîtrise de l'anglaisST est fière d’être certifiée parmi les 17 entreprises mondiales « Global Top Employers 2025 » et d’être la première et unique entreprise de semi-conducteurs à recevoir cette distinction. ST a été distinguée dans ce classement grâce à sa démarche d’amélioration continue, se démarquant notamment par son engagement en matière d’éthique et d’intégrité, de sens et de valeurs, d’organisation et de gestion du changement, ainsi que par sa stratégie commerciale et ses performances. En France, ST a également obtenu la labélisation Happy Trainee 2025.
Nous cultivons un environnement de travail inclusif et diversifié, où la discrimination n’a pas sa place. Notre ambition est de recruter et de fidéliser des talents reflétant la richesse des sociétés dans lesquelles nous évoluons.
Nous nous engageons à l’équité dans le développement des carrières, les opportunités professionnelles et la rémunération.
Chez ST, nous encourageons les candidats qui ne remplissent pas forcément tous les critères à postuler, car nous croyons en la richesse des parcours variés et offrons de réelles opportunités d’apprentissage et d’évolution. La diversité, l’équité et l’inclusion sont des valeurs fondamentales qui façonnent notre culture d’entreprise.
Pour découvrir toutes nos opportunités, rendez-vous sur st.com/careers.