Senior Digital Verification Engineer — Lead UVM
Enregistrez cette offre et organisez votre recherche
Créez un compte gratuit pour enregistrer des offres d'emploi, créer des alertes et revenir à cette liste depuis votre tableau de bord.
En continuant, vous acceptez nos Conditions d’utilisation & Politique de confidentialité.
Cadence Design Systems, Inc. is seeking a Senior Digital Verification Engineer to lead robust UVM verification environments for high-performance ASIC designs.
You will drive verification strategy, automate large-scale regression flows, and mentor a verification team across cross-functional groups. Responsibilities include scalable test-bench architectures, reusable verification components, and achieving full functional and code coverage before RTL freeze.