Senior RTL Verification Engineer
Enregistrez cette offre et organisez votre recherche
Créez un compte gratuit pour enregistrer des offres d'emploi, créer des alertes et revenir à cette liste depuis votre tableau de bord.
En continuant, vous acceptez nos Conditions d’utilisation & Politique de confidentialité.
Arteris recrute un Design Verification Engineer pour rejoindre les flux d’assemblage SoC et le Register Bank Compiler. Vous contribuerez à garantir la qualité et la robustesse des outils et livrables au sein d’un contexte NoC/EDA avancé.
Le candidat idéal possède 7+ années d’expérience en vérification RTL, maîtrise l’UVM et les langages RTL, ainsi qu’une solide compétence en Python et en anglais technique.