Senior Digital Verification Lead
Enregistrez cette offre et organisez votre recherche
Créez un compte gratuit pour enregistrer des offres d'emploi, créer des alertes et revenir à cette liste depuis votre tableau de bord.
En continuant, vous acceptez nos Conditions d’utilisation & Politique de confidentialité.
Cadence Design Systems, Inc.
Postulez rapidement, consultez la description complète en faisant défiler la page ci-dessous pour découvrir toutes les exigences de ce poste.
in France (Rennes/Paris) seeks a Senior Digital Verification Engineer to lead the development and execution of robust UVM verification environments for high‑performance ASIC designs.
You will drive verification strategy, automate large‑scale regression, and mentor a team across cross‑functional groups.
The role requires 7–10 years in digital verification, xuezdbg strong SystemVerilog/UVM skills, Cadence Xcelium expertise, and hands‑on experience with constrained‑random and