Stage : Implémentation Interface Ethernet Sur

Il y a 3 mois


Cachan, France Elsys Design Temps plein

Pour ce stage, ELSYS DESIGN travaille en collaboration avec un grand compte industriel du spatial, que l’on nommera PARTENAIRE dans la suite de cet énoncé.
L’industrie du FPGA offre aujourd’hui des matrices de plus en plus larges et de plus en plus performantes. La complexité allant de pair avec cette augmentation de capacité, rend laborieuse et difficile la réalisation de designs modulaires de grande taille.
Pour pallier cette difficulté, il est régulièrement fait usage de processeurs implémentés dans le FPGA afin de traiter des taches de séquençage ou de manipulation de données.
Nous proposons dans le cadre de ce stage de s’intéresser à l’implémentation de processeurs de type RISC V open-source pour remplir cette fonction pour des FPGAs.
Le stage s’appuie sur un existant qui intègre 4 processeurs RISC-V et une interface Ethernet supportant une couche MAC allégée.
Il s’agira d’enrichir l’IP Ethernet avec les fonctionnalités suivantes:

- Statistiques et filtrage MAC
- Support de la couche VLAN
- Support de la couche IPv4 et IPv6
- Support des protocoles TCP, UDP, IGMP, ARP, etc.

Les fonctionnalités seront implémentées en logique programmable (couche MAC) et aussi dans la partie logicielle des processeurs RISC-V (stack TCP-IP).
L’architecture du FPGA devra permettre d’atteindre de grandes performances de transfert de données (débit et latence). Cela impliquera la mise en œuvre d’une architecture hybride HW/SW.
L’enjeu sera de définir l’architecture la plus performante pour interconnecter les processeurs, l’IP Ethernet et définir les moyens de communication : Mémoires de Partage, FIFOS, DMA.
L’IP Ethernet et les modules d’interconnexion seront codés en VHDL et testés de manière unitaire en simulation.
Il s’agira ensuite d’interconnecter les modules d’interconnexion avec les processeurs en vue de créer une plateforme.
Des tests en simulation au top de la plateforme seront menés en CocoTb pour prouver le bon fonctionnement. Cela impliquera de rédiger des scripts en C et en python.
**Les tâches suivantes devront être réalisées**:

- Montée en compétence:

- Prise en main plateforme existante à base de RISC-V et Interface Ethernet
- Spécification Plateforme Evoluée:

- Evolution des spécifications fonctionnelles de la plateforme
- Définition des performances attendues
- Définition des contraintes matérielles et logicelles
- Proposition d’architecture
- Développement Interface Ethernet:

- Evolution des spécifications fonctionnelles de l’interface Ethernet
- Codage VHDL et tests unitaire
- Intégration/Validation en simulation:

- Intégration de l’IP Ethernet à la plateforme
- Définition plan de test
- Création environnement de test CocoTb
- Création scripts de test en C et Python
- Exécution des tests
- Mise au point, rapport de test
- Implémentation FPGA et tests sur cible:

- Implémentaion sur cible FPGA Zynq avec outil Vivado
- Définition des contraintes de brochage et timings
- Génération binaire
- Définition plan de test
- Mise en place environnement de test
- Création scripts de test en C et Python
- Exécution des test
- Mise au point, rapport de test

**Les technologies utilisées sont les suivantes**:

- RISC-V
- Ethernet
- AXI, OBI, ROM, RAM, FLASH, DDR, JTAG
- Xilinx Zynq
- Vivado, ILA
- Modelsim, CocoTb
- VHDL, C, Python

**Les principales compétences acquises seront**:

- Maitrise du développement d’un système complet (HW/SW)
- Travail en mode projet
- Maitrise outil Vivado, cible Zynq Xilinx
- Architecture RISC-V
- Interface Ethernet

Vous êtes en 3ème année de cycle ingénieur en option système embarqué, et vous avez déjà des connaissances acquises en cours ou en TP.
Autonomie, enthousiasme pour les nouvelles technologies, rigueur et travail en équipe sont des qualités essentielles.
Votre implication sur des projets extrascolaires de conception (Coupe de France de Robotique, fab labs, projet personnel, junior entreprise, etc.) est un plus qui sera apprécié.
Ce stage est conventionné et rémunéré.
La mission peut être réalisée dans le cadre d’une année de césure ou d’un stage de fin d’études.
**Lieu**: Cachan


  • [stage] Ethernet Tsn

    il y a 2 semaines


    Cachan, France Elsys Design Temps plein

    Dans le cadre du développement et de la démonstration de son savoir-faire, ELSYS Design souhaite: Mettre en oeuvre un banc de test d’IP FPGA composé d’un PC et d’une carte d’évaluation FPGA. La communication entre ces 2 équipements est réalisée à l’aide d’une interface Ethernet 10M/100M/1G existante gérant les protocoles UDP, ARP et...


  • Cachan, France Elsys Design Temps plein

    **Sujet**: Le stage consiste en l’analyse du fonctionnement d’un filtre de Kalman, la proposition d’une architecture fonctionnelle, l’implémentation en VHDL, la vérification virtuelle et l’implémentation sur cible FPGA pour évaluation des performances par interaction avec un capteur (par exemple avec des données d’un LIDAR ou d’un...


  • Cachan, France Elsys Design Temps plein

    **Tâches**: **Les tâches à réaliser seront les suivantes**: Montée en compétence sur le processeur RISC V via une base de données documentaire et code existants, produits par ELSYS Design Sélection des processeurs RISC V open-source éligibles au portage selon des critères pré-définis par ELSYS Design et le PARTENAIRE Définition d’une...


  • Cachan, France Elsys Design Temps plein

    Un stage chez ADVANS Group c’est la combinaison d’un sujet pointu et de challenges techniques à relever pour vous assurer une réelle montée en compétences, tant sur le plan technique que sur le plan humain. Le stage auquel vous allez participer s’inscrit au sein du programme de recherche « Intégration de Modèles d'IA sur cibles...


  • Cachan, France Elsys Design Temps plein

    Nous vous proposons d’intégrer notre bureau d’étude au sein de notre agence de Cachan en tant que leader technique en Logiciel Embarqué. En tant que leader technique Logiciel Embarqué, vous aurez en charge l’encadrement technique d’une équipe d’ingénieurs en Logiciel Embarqué pour un de nos grands clients industriels. Le projet se concentre...


  • Cachan, France Elsys Design Temps plein

    Panduza est un projet qui permet aux ingénieurs de se connecter à leur labs depuis n'importe où dans le monde. Pour améliorer la sécurité et les performances de notre solution, nous souhaitons ajouter un système de tunnels chiffrés basé sur QUIC. Le but de ce stage est d’ajouter cette fonction de cybersécurité à notre plateforme actuelle. Vous...


  • Cachan, France Avisto Temps plein

    DESCRIPTION DU SUJET Le projet propose le développement d'un système novateur visant à fournir un feedback musical en temps réel aux musiciens lors de leurs pratiques. L'objectif est d'intégrer une carte électronique capable de capter les sons émis par les instruments de l'utilisateur, de les interpréter et de les transmettre à un logiciel dédié....

  • [stage] Cybersécurité

    Il y a 3 mois


    Cachan, France Avisto Temps plein

    DESCRIPTION DU SUJET Panduza est un projet qui permet aux ingénieurs de se connecter à leur labs depuis n'importe où dans le monde. Pour améliorer la sécurité et les performances de notre solution, nous souhaitons ajouter un système de tunnels chiffrés basé sur QUIC. Le but de ce stage est d’ajouter cette fonction de cybersécurité à notre...


  • Cachan, France Elsys Design Temps plein

    Cette bibliothèque est mise en place au moyen de l’outil Gitlab, et met à disposition des ingénieurs de la société les éléments suivants: - Propriétés Intellectuelles de design (IPs) - Propriétés Intellectuelles de vérification (VIPs) - Design d’exemple sur plateforme spécifique (PLTs) Nous proposons dans le cadre de ce stage de participer...


  • Cachan, France Elsys-design Temps plein

    Sous la responsabilité du Responsable FPGA, vous intégrez notre équipe de concepteurs FPGA et intervenez sur l'implémentation d'algorithmes complexes sur des cibles FPGA variées (Xilinx série 6 et série 7, SOC UltraScale, UltraScale+, INTEL Stratix, Microsemi,). **Votre rôle est de**: - définir l'architecture de FPGA, de SOC et d'IP complexes pour...


  • Cachan, France Elsys Design Temps plein

    Un premier stage en 2024 a mis en évidence la pertinence de certaines solutions techniques, comme tensorflow, pour le portage et l’optimisation de modèles sur une cible embarquée. Cependant, ces travaux ont aussi permis d’identifier des lacunes à compléter afin que ces outils soient applicables à l’industrie (traçabilité, mise en conformité...


  • Cachan, France Elsys Design Temps plein

    Un stage chez ADVANS Group c’est la combinaison d’un sujet pointu et de challenges techniques à relever pour vous assurer une réelle montée en compétences, tant sur le plan technique que sur le plan humain. Le stage auquel vous allez participer s’inscrit au sein du programme de recherche « Intégration de Modèles d'IA sur cibles...


  • Cachan, France Elsys Design Temps plein

    Un banc de vérification est un équipement qui teste un système dans une situation réelle d’utilisation, afin de récolter et d’analyser les données pour vérifier le bon fonctionnement de la conception et du système. De plus en plus complexes et intégrant toujours plus de fonctions, les cartes électroniques requièrent des bancs de vérification...


  • Cachan, France Elsys Design Temps plein

    Pavise est une solution innovante pour la sécurité des objets connectés (IoT). Les objets connectés peuvent présenter des vulnérabilités qui peuvent entraîner leur piratage ou le vol des informations personnelles qu’ils contiennent, s’ils ne sont pas suffisamment sécurisés, et peuvent donc représenter le maillon faible de l’environnement...


  • Cachan, France Elsys Design Temps plein

    Pour assurer le fonctionnement et garantir la sécurité des systèmes informatiques, industriels et médicaux, les équipements électriques nécessitent d’être alimentés par des sources de puissance fiables et stables. Certains environnements isolés et contraints rendent difficile l’approvisionnement électrique par un réseau global comme EDF. Les...

  • Ingénieur QA

    il y a 1 semaine


    Cachan, L'Haÿ-les-Roses, France AVISTO Temps plein

    Dans le cadre d'un projet client dans le secteur médical, AVISTO recherche un ingénieur QA afin d'automatiser des tests fonctionnels sur des IHM embarqués.En tant qu'Ingénieur QA, vous serez responsable de la validation des interfaces et de l’assurance qualité de nos systèmes embarqués. Vos missions incluront :Étudier les...

  • Ingénieur QA

    il y a 1 semaine


    Cachan, France AVISTO Temps plein

    Dans le cadre d'un projet client dans le secteur médical, AVISTO recherche un ingénieur QA afin d'automatiser des tests fonctionnels sur des IHM embarqués.En tant qu'Ingénieur QA, vous serez responsable de la validation des interfaces et de l’assurance qualité de nos systèmes embarqués. Vos missions incluront :Étudier les...

  • Ingénieur QA

    il y a 6 jours


    Cachan, France AVISTO Temps plein

    Dans le cadre d'un projet client dans le secteur médical, AVISTO recherche un ingénieur QA afin d'automatiser des tests fonctionnels sur des IHM embarqués.En tant qu'Ingénieur QA, vous serez responsable de la validation des interfaces et de l’assurance qualité de nos systèmes embarqués. Vos missions incluront :Étudier les spécifications et...


  • Cachan, France Institut de Recherche - ESTP - Grande école d'ingénieurs de la construction Temps plein

    **Sûreté de fonctionnement soutenable et mesures de risque : Application à des cas d'usage**: - Réf **ABG-127522** - Stage master 2 / Ingénieur - Durée 6 mois - Salaire net mensuel 800 euros net - 11/12/2024 - Institut de Recherche - ESTP - Grande école d'ingénieurs de la construction - Lieu de travail- Cachan Ile-de-France France - Champs...


  • Cachan, Val-de-Marne, France AVISTO Temps plein

    Dans le cadre d'un projet client dans le secteur médical, AVISTO recherche un ingénieur QA afin d'automatiser des tests fonctionnels sur des IHM embarqués. En tant qu'Ingénieur QA, vous serez responsable de la validation des interfaces et de l’assurance qualité de nos systèmes embarqués. Vos missions incluront : Étudier les spécifications et...