[stage] Implémentation D’un Filtre de Kalman Sur

il y a 2 semaines


Cachan, France Elsys Design Temps plein

**Sujet**:
Le stage consiste en l’analyse du fonctionnement d’un filtre de Kalman, la proposition d’une architecture fonctionnelle, l’implémentation en VHDL, la vérification virtuelle et l’implémentation sur cible FPGA pour évaluation des performances par interaction avec un capteur (par exemple avec des données d’un LIDAR ou d’un accéléromètre).

Une modélisation du système sera prévue en Python, C ou C++ pour valider l’architecture fonctionnelle proposée.

**Tâches**:
**Les tâches à réaliser seront les suivantes**:
Analyse et compréhension de l’algorithme

Spécification et conception du module et des éléments de calcul requis par celui-ci

Implémentation en VHDL du module

Vérification virtuelle automatique des modules développés, avec notamment des données générées pour les tests, ainsi que des séquences de mesures réelles.

Réalisation d’un design de démonstration

Gestion de versions sur Gitlab avec Intégration Continue (CI)

Vous serez encadré par un ingénieur FPGA Elsys Design avec le support également d’un référent métier FPGA.

Des points hebdomadaires d’avancement seront effectués.

**Moyens fournis**:
ELSYS Design mettra à disposition le kit de développement FPGA (le kit sera à définir selon la cible FPGA retenue), la chaine de compilation FPGA et logicielle.

**Livrables / Attentes**:
**Les livrables attendus sont**:
Documents de spécification, conception, plan de vérification

Sources VHDL sur dépôt Gitlab

Un guide d’utilisation

**Technologies utilisées**:
**Les technologies utilisées sont les suivantes**:
Linux, Windows

VHDL, Python, C

Outils de génération FPGA (Vivado, Libero ou autre selon cible FPGA choisie)

Outils de simulation FPGA (Modelsim)

**Compétences acquises**:
**Les principales compétences acquises seront**:
Calculs complexes sur FPGA (flottants, filtres, calcul matriciel)

Modélisation de système et implémentation sur FPGA

Simulation pour vérification FPGA

Validation physique sur kit de développement

Vous êtes en 3ème année de cycle ingénieur en option électronique et systèmes embarqués, et vous avez déjà des connaissances acquises en cours ou en TP.
Autonomie, enthousiasme pour les nouvelles technologies, rigueur et travail en équipe sont des qualités essentielles.

Votre implication sur des projets extrascolaires de conception (Coupe de France de Robotique, fab labs, projet personnel, junior entreprise, etc.) est un plus qui sera apprécié.

Ce stage est conventionné est rémunéré.
La mission peut être réalisée dans le cadre d’une année de césure ou d’un stage de fin d’études.

**Lieu**: Cachan



  • Cachan, France Elsys Design Temps plein

    **Tâches**: **Les tâches à réaliser seront les suivantes**: Montée en compétence sur le processeur RISC V via une base de données documentaire et code existants, produits par ELSYS Design Sélection des processeurs RISC V open-source éligibles au portage selon des critères pré-définis par ELSYS Design et le PARTENAIRE Définition d’une...


  • Cachan, France Elsys Design Temps plein

    Pour ce stage, ELSYS DESIGN travaille en collaboration avec un grand compte industriel du spatial, que l’on nommera PARTENAIRE dans la suite de cet énoncé. L’industrie du FPGA offre aujourd’hui des matrices de plus en plus larges et de plus en plus performantes. La complexité allant de pair avec cette augmentation de capacité, rend laborieuse et...


  • Cachan, France Elsys Design Temps plein

    Panduza est un projet qui permet aux ingénieurs de se connecter à leur labs depuis n'importe où dans le monde. Pour améliorer la sécurité et les performances de notre solution, nous souhaitons ajouter un système de tunnels chiffrés basé sur QUIC. Le but de ce stage est d’ajouter cette fonction de cybersécurité à notre plateforme actuelle. Vous...

  • [stage] Cybersécurité

    Il y a 3 mois


    Cachan, France Avisto Temps plein

    DESCRIPTION DU SUJET Panduza est un projet qui permet aux ingénieurs de se connecter à leur labs depuis n'importe où dans le monde. Pour améliorer la sécurité et les performances de notre solution, nous souhaitons ajouter un système de tunnels chiffrés basé sur QUIC. Le but de ce stage est d’ajouter cette fonction de cybersécurité à notre...


  • Cachan, France Elsys Design Temps plein

    Un stage chez ADVANS Group c’est la combinaison d’un sujet pointu et de challenges techniques à relever pour vous assurer une réelle montée en compétences, tant sur le plan technique que sur le plan humain. Le stage auquel vous allez participer s’inscrit au sein du programme de recherche « Intégration de Modèles d'IA sur cibles...


  • Cachan, France Avisto Temps plein

    DESCRIPTION DU SUJET Le projet propose le développement d'un système novateur visant à fournir un feedback musical en temps réel aux musiciens lors de leurs pratiques. L'objectif est d'intégrer une carte électronique capable de capter les sons émis par les instruments de l'utilisateur, de les interpréter et de les transmettre à un logiciel dédié....


  • Cachan, France Elsys Design Temps plein

    Un premier stage en 2024 a mis en évidence la pertinence de certaines solutions techniques, comme tensorflow, pour le portage et l’optimisation de modèles sur une cible embarquée. Cependant, ces travaux ont aussi permis d’identifier des lacunes à compléter afin que ces outils soient applicables à l’industrie (traçabilité, mise en conformité...


  • Cachan, France Elsys Design Temps plein

    Un stage chez ADVANS Group c’est la combinaison d’un sujet pointu et de challenges techniques à relever pour vous assurer une réelle montée en compétences, tant sur le plan technique que sur le plan humain. Le stage auquel vous allez participer s’inscrit au sein du programme de recherche « Intégration de Modèles d'IA sur cibles...


  • Cachan, France Elsys Design Temps plein

    Pavise est une solution innovante pour la sécurité des objets connectés (IoT). Les objets connectés peuvent présenter des vulnérabilités qui peuvent entraîner leur piratage ou le vol des informations personnelles qu’ils contiennent, s’ils ne sont pas suffisamment sécurisés, et peuvent donc représenter le maillon faible de l’environnement...

  • [stage] Ethernet Tsn

    il y a 2 semaines


    Cachan, France Elsys Design Temps plein

    Dans le cadre du développement et de la démonstration de son savoir-faire, ELSYS Design souhaite: Mettre en oeuvre un banc de test d’IP FPGA composé d’un PC et d’une carte d’évaluation FPGA. La communication entre ces 2 équipements est réalisée à l’aide d’une interface Ethernet 10M/100M/1G existante gérant les protocoles UDP, ARP et...


  • Cachan, France Elsys Design Temps plein

    Pour assurer le fonctionnement et garantir la sécurité des systèmes informatiques, industriels et médicaux, les équipements électriques nécessitent d’être alimentés par des sources de puissance fiables et stables. Certains environnements isolés et contraints rendent difficile l’approvisionnement électrique par un réseau global comme EDF. Les...


  • Cachan, France Institut de Recherche - ESTP - Grande école d'ingénieurs de la construction Temps plein

    **Sûreté de fonctionnement soutenable et mesures de risque : Application à des cas d'usage**: - Réf **ABG-127522** - Stage master 2 / Ingénieur - Durée 6 mois - Salaire net mensuel 800 euros net - 11/12/2024 - Institut de Recherche - ESTP - Grande école d'ingénieurs de la construction - Lieu de travail- Cachan Ile-de-France France - Champs...


  • Cachan, France Institut de Recherche de l' ESTP - Grande école d'ingénieurs de la construction Temps plein

    **Etude du ruissellement et de l’infiltration d’eau dans les structures de chaussées**: - Réf **ABG-127273** - Stage master 2 / Ingénieur- Durée 6 mois- Salaire net mensuel 800 euros- 29/11/2024- Institut de Recherche de l' ESTP - Grande école d'ingénieurs de la construction- Lieu de travail- Cachan Ile-de-France France- Champs scientifiques-...


  • Cachan, France Institut de Recherche (IR) - ESTP-Paris Temps plein

    **Utilisation de fines recyclées traitées dans la formulation des encres bas carbones imprimables**: - Réf **ABG-126599** - Stage master 2 / Ingénieur- Durée 6 mois- Salaire net mensuel 800- 31/10/2024- Institut de Recherche (IR) - ESTP-Paris- Lieu de travail- Cachan Ile-de-France France- Champs scientifiques- Génie civil, BTP - Mots clés- Fines...


  • Cachan, France Institut de Recherche (IR) - ESTP-Paris Temps plein

    **Quantification et caractérisation des sulfates présents dans des granulats du béton recyclés sur-sulfatés**: - Réf **ABG-126598** - Stage master 2 / Ingénieur- Durée 6 mois- Salaire net mensuel 800- 31/10/2024- Institut de Recherche (IR) - ESTP-Paris- Lieu de travail- Cachan Ile-de-France France- Champs scientifiques- Génie civil, BTP - Mots...